復(fù)旦微電子學(xué)院發(fā)表研究:3-5nm節(jié)點(diǎn)GAA技術(shù)


雙橋溝道晶體管示意圖及其性能圖
隨著集成電路制造工藝進(jìn)入到5納米技術(shù)節(jié)點(diǎn)以下,傳統(tǒng)晶體管微縮提升性能難以為繼,技術(shù)面臨重大革新。采用多溝道堆疊和全面柵環(huán)繞的新型多橋溝道晶體管乘勢(shì)而起,利用GAA結(jié)構(gòu)實(shí)現(xiàn)了更好的柵控能力和漏電控制,被視為3-5納米節(jié)點(diǎn)晶體管的主要候選技術(shù)?,F(xiàn)有工藝已實(shí)現(xiàn)了7層硅納米片的GAA多橋溝道晶體管,大幅提高驅(qū)動(dòng)電流,然而隨著堆疊溝道數(shù)量的增加,漏電流也隨之增加,導(dǎo)致的功耗不可忽視。
來(lái)源:復(fù)旦大學(xué)微電子學(xué)院
免責(zé)聲明:本文內(nèi)容由21ic獲得授權(quán)后發(fā)布,版權(quán)歸原作者所有,本平臺(tái)僅提供信息存儲(chǔ)服務(wù)。文章僅代表作者個(gè)人觀點(diǎn),不代表本平臺(tái)立場(chǎng),如有問(wèn)題,請(qǐng)聯(lián)系我們,謝謝!