本文介紹了基于Cypress新一代可編程片上系統(tǒng)芯片PSoC 4的無傳感器BLDC控制方案。通過PSoC 4內(nèi)部的模擬多路選擇器，比較器模塊及可編程數(shù)字邏輯模塊組成的同步比較模塊，無需借助外部芯片便可實(shí)現(xiàn)反電動(dòng)勢(shì)過零點(diǎn)檢測(cè);PSoC 4內(nèi)部集成的可編程UDB可將換相邏輯以PLD的形式固化在芯片中，實(shí)現(xiàn)快速可靠的硬件換相。

1.引言

無刷直流電機(jī)(BLDC)用電控裝置取代了電刷和換向器，提高了電機(jī)的可靠性，并且具有體積小、效率高、噪音低等優(yōu)點(diǎn)，在消費(fèi)及工業(yè)應(yīng)用中得到廣泛應(yīng)用。在BLDC控制中，勵(lì)磁必須與轉(zhuǎn)子位置同步，因此常用一個(gè)或多個(gè)轉(zhuǎn)子位置傳感器確定電機(jī)轉(zhuǎn)子相對(duì)于電機(jī)定子的位置。采用位置傳感器的BLDC控制方案較為簡單，根據(jù)位置傳感器的輸出確定轉(zhuǎn)子所處的區(qū)間，并相應(yīng)的對(duì)電機(jī)繞組進(jìn)行換相。然而，位置傳感器的使用會(huì)帶來一些缺點(diǎn)，如增加系統(tǒng)成本，降低可靠性;同時(shí)在一些特殊場(chǎng)合，如在電機(jī)處在浸沒的環(huán)境中，則無法安裝傳感器。這就要求電機(jī)無位置傳感器運(yùn)行。

2.無傳感器控制方案

圖1即為帶霍爾傳感器的BLDC換相圖。方案采用常規(guī)的120°通電方式(六步換相)，為使電機(jī)運(yùn)行，必須按照周期性間隔切換通電的相(即換相)。對(duì)于常規(guī)通電，每個(gè)電周期需要六次等距換相。每一步或每一區(qū)間，相當(dāng)于60個(gè)電角度。六個(gè)區(qū)間組成了360個(gè)電角度或一次電氣旋轉(zhuǎn)。每一區(qū)間上都有兩個(gè)繞組通電，一個(gè)繞組未通電。要使電機(jī)正確換相，必須測(cè)量電周期中的絕對(duì)位置。采用三個(gè)霍爾傳感器即可提供六次換相所需要的位置信息。

圖1 BLDC換相圖

在無傳感器控制方案中，必須采用其他方式獲取轉(zhuǎn)子位置。轉(zhuǎn)子位置的獲得是BLDC無位置傳感器控制中的關(guān)鍵技術(shù)。常見的轉(zhuǎn)子位置檢測(cè)有反電動(dòng)勢(shì)過零點(diǎn)檢測(cè)法、反電動(dòng)勢(shì)三次諧波積分檢測(cè)法、續(xù)流二極管檢測(cè)法、磁鏈估計(jì)法等。其中最常用最經(jīng)典的是反電動(dòng)勢(shì)過零點(diǎn)檢測(cè)法。反電動(dòng)勢(shì)過零點(diǎn)檢測(cè)法不需要詳細(xì)了解電機(jī)特性，可適用于多種電機(jī)。

在六步換相過程中，每一區(qū)間上都有兩個(gè)繞組通電，一個(gè)繞組未通電。這樣在未通電繞組上會(huì)出現(xiàn)某相上電流為零，在電機(jī)引線上仍可看到電壓的現(xiàn)象。這個(gè)電壓就是反電動(dòng)勢(shì)。簡單的說，反電動(dòng)勢(shì)(EMF)是永磁式電機(jī)轉(zhuǎn)子轉(zhuǎn)動(dòng)時(shí)，由定子繞組所產(chǎn)生的電壓。反電動(dòng)勢(shì)的幅值與電機(jī)轉(zhuǎn)速成正比。在圖1中，第1扇區(qū)中C相電壓，第2扇區(qū)中的B相電壓即為定子繞組產(chǎn)生的反電動(dòng)勢(shì)。

假設(shè)電機(jī)由±UV電壓驅(qū)動(dòng)，則反電動(dòng)勢(shì)信號(hào)以0V為中心對(duì)稱。如果反電動(dòng)勢(shì)信號(hào)為一條直線，那么信號(hào)將在該區(qū)間的一半處(也就是該區(qū)間的30°電角度處)通過零線。該點(diǎn)稱為過零點(diǎn)。在過零事件后再經(jīng)過30°電角度進(jìn)行下一次換相。因此，精確檢測(cè)過零點(diǎn)時(shí)刻便可估算轉(zhuǎn)子位置，使電機(jī)繞組在正確的時(shí)間進(jìn)行換相。如圖2所示。

圖2 BEMF過零點(diǎn)與換相圖

3.過零點(diǎn)檢測(cè)方案

圖3為典型的三相BLDC驅(qū)動(dòng)電路拓?fù)鋱D。假定三相端電壓分別為Va，Vb，Vc;Vn為中性點(diǎn)電壓;Ea，Eb，Ec為三相反電動(dòng)勢(shì);Ia，Ib，Ic為三相電流，R為相電阻，L為電感。在C相為非導(dǎo)通相時(shí)可

圖3 BLDC驅(qū)動(dòng)電路拓?fù)鋱D

根據(jù)過零點(diǎn)時(shí)Va+Vb+Vc=0及上述等式可得：

3Ec=2Vc-(Va+Vb)

根據(jù)以上等式，有三種不同的過零點(diǎn)檢測(cè)方法：

1.直接用ADC采樣三路端電壓，根據(jù)上述公式判斷過零點(diǎn)。此算法需采樣多路ADC電壓，且需軟件濾波算法，對(duì)ADC及MIPS均有一定的要求。

2.在PWM輸出信號(hào)為OFF時(shí)采樣非通電相電壓，將之與零電壓比較。此算法在低速時(shí)比較有優(yōu)勢(shì)，因?yàn)榈退贂r(shí)反電勢(shì)信號(hào)比較弱，這種算法的采樣區(qū)域恰為非通電相端電壓過零區(qū)域。但當(dāng)PWM的占空比比較高時(shí)，由于可供采樣的時(shí)間點(diǎn)太短，容易造成采樣失敗。

3.在PWM輸出信號(hào)為ON時(shí)采樣非通電相電壓，將之與母線電壓的一半比較。此種算法則具有較寬的調(diào)速范圍，較為通用。

本方案即采用第三種算法進(jìn)行過零點(diǎn)檢測(cè)。

4.基于PSoC 4的設(shè)計(jì)方案

PSoC 4簡介

PSoC 4是基于ARM Cortex-M0 CPU的可編程嵌入式系統(tǒng)控制器家族，它集合了可編程模擬資源、可編程內(nèi)部互聯(lián)、用戶可編程數(shù)字邏輯、通用的固定功能外設(shè)計(jì)以及高性能的ARM Cortex-M0 CPU子系統(tǒng)。相對(duì)于PSoC3、PSoC5系列產(chǎn)品的各個(gè)方面， PSoC 4都做了很大的改進(jìn)。PSoC 4現(xiàn)包含CY8C4100和CYCY8C4200兩個(gè)產(chǎn)品系列，PSoC4100系列是基于ARM內(nèi)核的最低成本的PSoC，它將PSoC的靈活性和高集成度引入對(duì)成本敏感的大批量生產(chǎn)的產(chǎn)品中。PSoC4200系列擁有速度更快的處理器，更高的ADC采樣速度，以及基于PLD的增強(qiáng)型通用數(shù)字模塊(UDB)。以下概括了其主要特性。

●高性能Cortex-M0 CPU內(nèi)核?；?8 MHz ARM Cortex-M0中央處理器，支持單周期乘法。

●固定功能以及可配置的數(shù)字模塊。包括四個(gè)獨(dú)立的可支持中央對(duì)齊的PWM，支持互補(bǔ)的可編程死區(qū)及同步ADC操作;兩個(gè)可工作為SPI/UART/I2C串行通信接口的串行通信模塊(SCB);

●高性能模擬系統(tǒng)。包括一個(gè)支持零開銷通道切換功能的12位1 Msps ADC;兩個(gè)支持比較器模式及SAR ADC輸入緩沖功能的運(yùn)算放大器;兩個(gè)低功耗比較器;一個(gè)電容感應(yīng)(CapSense)模塊，提供極佳的信噪比和防水功能;兩個(gè)電流數(shù)模轉(zhuǎn)換器(IDAC)。

●高度可編程的數(shù)字邏輯。四個(gè)可編程數(shù)字邏輯模塊(UDB)，每個(gè)包含兩個(gè)微型的可編程邏輯陣列和一個(gè)8位數(shù)據(jù)運(yùn)算單元。

●靈活可編程的內(nèi)部互連。

基于PSoC4的無傳感器BLDC控制方案

PSoC4內(nèi)部集成四個(gè)獨(dú)立的可支持中央對(duì)齊、互補(bǔ)的可編程死區(qū)及同步ADC操作的TCPWM模塊;兩個(gè)支持比較器模式及SAR ADC輸入緩沖功能的運(yùn)算放大器;可完成同步比較邏輯的可編程數(shù)字邏輯模塊(UDB);可自由切換模擬通道的模擬多路選擇器;豐富的片內(nèi)資源可將主控電路所需芯片集成到一片芯片中，實(shí)現(xiàn)高度集成化。圖4顯示了PSoC4無傳感器BLDC硬件控制框圖。

圖4 PSoC4無傳感器BLDC硬件控制框圖[!--empirenews.page--]

相對(duì)于其他解決方案，基于PSoC4的無傳感器BLDC解決方案具有以下特點(diǎn)優(yōu)勢(shì)：

1)采用高性價(jià)比的Cortex-M0內(nèi)核。Cortex-M0是市場(chǎng)上現(xiàn)有的最小、最節(jié)能的ARM處理器，代碼占用空間小，能以8位處理器的價(jià)格獲得32位處理器的性能，可明顯節(jié)約系統(tǒng)成本。

2)內(nèi)部集成兩個(gè)支持比較器模式及可編程數(shù)字邏輯模塊(UDB)，配合內(nèi)部模擬多路選擇器可無需外部芯片可硬件完成過零點(diǎn)檢測(cè)，減少系統(tǒng)成本。

3)內(nèi)部集成兩個(gè)低功耗比較器，可用于硬件保護(hù)或錯(cuò)誤信號(hào)處理。市場(chǎng)常用解決方案大部分采用外部比較器完成此功能。采用PSoC4可進(jìn)一步減少BOM，降低成本。

4)通過UDB實(shí)現(xiàn)的LUT表硬件實(shí)現(xiàn)換相邏輯，較軟件方式更加快速可靠。

5)減少PCB空間及BOM成本。由于PSoC4集成了電機(jī)控制所需大部分外設(shè)及其他豐富的模塊，可實(shí)現(xiàn)高度集成化的設(shè)計(jì)。

6)靈活的通訊接口。PSoC特殊的可編程架構(gòu)提供了極為靈活的通訊接口，可滿足各種應(yīng)用的需求。

基于PSoC4的設(shè)計(jì)實(shí)例

1)原理圖設(shè)計(jì)

根據(jù)圖4的控制框圖，我們?cè)O(shè)計(jì)了圖5及圖6所示的BLDC控制原理圖。

三相端電壓通過IO與內(nèi)部模擬多路選擇器相連，模擬多路選擇器會(huì)根據(jù)換相狀態(tài)動(dòng)態(tài)的切換所要采樣的非通電相并連接至片內(nèi)比較器。片內(nèi)的比較器與母線電壓的一半比較，輸出信號(hào)連接至D觸發(fā)器的輸入端。D觸發(fā)器的的時(shí)鐘信號(hào)來自于數(shù)字模塊中的PWM模塊的輸出。這樣通過D觸發(fā)器可獲得在PWM為高電平的時(shí)刻端電壓與半母線電壓的比較結(jié)果。而比較器的翻轉(zhuǎn)時(shí)刻即是反電勢(shì)過零點(diǎn)。比較器的輸出翻轉(zhuǎn)時(shí)，可以觸發(fā)中斷，通知CPU作相應(yīng)的處理。同時(shí)片上的比較器還具有滯回比較的功能。即比較器輸出器自上而下翻轉(zhuǎn)與自上而下翻轉(zhuǎn)的電壓并不完全一致，而是有一個(gè)10mV左右的滯回電壓。此功能可以避免比較器輸出受毛刺影響而被誤觸發(fā)。

圖5過零點(diǎn)檢測(cè)原理圖

在過零點(diǎn)中斷中，CPU可直接通過控制寄存器控制UDB換相邏輯表LUT直接驅(qū)動(dòng)三相全橋電路，完成電機(jī)的硬件換相。同時(shí)換相信號(hào)也同步輸入至定時(shí)器，完成電機(jī)速度檢測(cè)。

圖6 PWM及換相邏輯原理圖

2)程序設(shè)計(jì)

主程序首先初始化和配置PSoC4的內(nèi)部資源，在主循環(huán)中首先檢測(cè)按鍵的啟停命令，執(zhí)行相應(yīng)操作。根據(jù)圖5及圖6可知，程序主要有三個(gè)中斷：過零點(diǎn)檢測(cè)中斷、換相中斷、速度檢測(cè)中斷。在過零點(diǎn)檢測(cè)中斷中，程序主要完成換相延時(shí)的計(jì)算及換相定時(shí)器的設(shè)定;換相中斷主要完成LUT控制寄存器的操作完成換相邏輯;速度檢測(cè)中斷主要完成速度檢測(cè)機(jī)PI控制。相關(guān)流程圖如圖7所示。

圖7程序流程圖

實(shí)驗(yàn)結(jié)果

在PSoC Creator環(huán)境下編譯工程，并連接PSoC4開發(fā)板，三相全橋驅(qū)動(dòng)板與BLDC電機(jī)，通電后電機(jī)可正常運(yùn)行，圖8顯示了電機(jī)運(yùn)行時(shí)的三相反電動(dòng)勢(shì)波形?？梢钥闯?，BLDC運(yùn)行平穩(wěn)，反電動(dòng)勢(shì)為標(biāo)準(zhǔn)的梯形波。

圖8三相反電動(dòng)勢(shì)圖

5.小結(jié)

上述實(shí)例介紹了如何在Cypress新一代可編程片上系統(tǒng)芯片PSoC 4平臺(tái)上實(shí)現(xiàn)無傳感器BLDC控制方案。PSoC 4內(nèi)部獨(dú)特的模擬多路選擇器、可編程數(shù)字邏輯模塊配合內(nèi)部比較器模塊可實(shí)現(xiàn)靈活的硬件過零點(diǎn)檢測(cè)方案。同時(shí)PSoC 4內(nèi)部集成的可編程UDB可將換相邏輯以PLD的形式固化在芯片中，實(shí)現(xiàn)快速可靠的硬件換相。PSoC 4作為Cypress最新推出的產(chǎn)品，針對(duì)電機(jī)控制做出了富有特色的優(yōu)化。憑借片內(nèi)豐富的資源及高度的靈活性，用戶可以輕松設(shè)計(jì)出高度集成化、低成本、性能優(yōu)越的電機(jī)控制方案。