摘要

在隔離 DC/DC 電源中經常會使用到帶浮地功能的雙通道驅動器 UCC27201。實際應用發(fā)現(xiàn)，某些場景中，其HO 引腳會在上電時刻產生誤脈沖。該誤脈沖導致系統(tǒng)有開機異常的風險。本文通過實際仿真和電路原理分析，詳細介紹了誤脈沖產生的機理，隨后提供了兩個針對該誤脈沖的解決方案，并給予了詳細解釋。

1、隔離電源系統(tǒng)設計

某隔離電源系統(tǒng)完成 DC/DC 的轉換，采用全橋拓撲，輸出電壓為 12V。其中，全橋的原邊側驅動器就采用了UCC27201，共計兩顆。

1.1 隔離電源系統(tǒng)簡述

該隔離電源系統(tǒng)完成寬范圍輸入電壓(36V~72V)到 12V 的轉換，輸出功率 350W。系統(tǒng)采用帶同步整流功能的硬開關全橋拓撲(HSFB)。圖 1 所示的是該系統(tǒng)的方框圖，包含有主控芯片 LM5035，置于原邊側的驅動器UCC27201，置于副邊側的驅動器 UCC27324 和隔離器等器件。

圖 1：隔離電源系統(tǒng)框圖

1.2 UCC27201 的應用

UCC27201 是帶有浮地功能的 MOSFET 驅動器，具有高端輸出和低端輸出兩個通道，可以應用于 BUCK，半橋和全橋等拓撲。該芯片引腳的描述如下：

● VDD (Pin1) ：供電引腳，范圍是 8V~17V，典型值為 12V;

● VSS (Pin7) ：芯片地引腳;

● HI, LI (Pin5, Pin6) ：高端驅動輸入和低端驅動輸入;

● HO, LO (Pin3, Pin8) ：高端驅動輸出和低端驅動輸出;

● HB, HS (pin2, pin4) ：浮地供電和浮地引腳，用于高端驅動供電;

如圖 2，在本電源系統(tǒng)中，一顆 UCC27201 的兩路輸出驅動全橋同一側橋臂的兩個 MOSFET，主要連接網絡標示如藍色字體。另一顆 UCC27201 的兩路輸出則是驅動全橋的另一側橋臂。

圖 2：驅動器 UCC27201 的實際應用

采用上述應用電路的實際驅動信號見圖 3，包括了軟啟動和正常運行等兩個階段。

在軟啟動階段，標示為 Q1 的 MOSFET 的驅動信號占空比遠小于 50%，而 Q2 的驅動信號占空比則是超過了50%，與 Q1 的驅動信號占空比保持為互補關系。Q3 和 Q4 驅動信號的關系同上。[!--empirenews.page--]

在正常運行階段，Q1~Q4 的驅動信號占空比全部都接近 50%。相互之間的關系如圖 3 所示，即 Q1 和 Q2 保持互補，Q3 和 Q4 保持互補。

圖 3：全橋驅動信號

2、UCC27201 HO 引腳的誤脈沖及根因分析

實際應用中，由于不同的 UCC27201 的供電電壓設計有差異，當其 Cboot 電容充電過快時，HO 引腳會出現(xiàn)誤脈沖。該誤脈沖的根因是 Cboot 過快的上電電壓耦合到了 HO 引腳，同時過快的上電速率導致芯片內部對 HO 管腳下拉的 MOSFET 不能及時導通，最終造成了 HO 引腳輸出誤脈沖。

2.1 HO 引腳的誤脈沖

實際測試上述電源系統(tǒng)時發(fā)現(xiàn)，開機時 UCC27201 的 HO 引腳有誤脈沖，如圖 4 (CH1 為 HO;CH4 為 HB 與HS 的差分電壓，亦即 Cboot 電容兩端的電壓;CH2 為 LO;CH3 可忽略)。該誤脈沖幅度最大可超過 7V，與 LO交疊后會造成全橋高端 MOSFET 和低端 MOSFET 的共通，進而導致系統(tǒng)開機存在風險。

圖 4：HO 引腳的誤脈沖

2.2 HO 引腳誤脈沖的根因分析

圖 5 所示的是 UCC27201 內部與 HO 相關的電路。在 HB 與 HS 之間電壓正常建立后，邏輯電路會依據 HI 電平的高或低而打開 Qa 或 Qb，從而實現(xiàn) HO 高低電平的輸出。Qc 是當 HB 與 HS 之間電壓還處于欠壓階段時，用以導通以拉低 HO 引腳，確保在該階段 HO 無輸出。

圖 5：HO 相關的內部電路

當 HB 與 HS 間電壓還處于欠壓階段時，內部電路會產生高電平驅動信號以導通 Qc。但是，該高電平驅動信號的產生存在一定的延時;同時，Qc 設計用來被脈沖信號觸發(fā)，而非電平信號觸發(fā)。上述兩個因素就造成，當 HB與 HS 間電壓上升過快時 Qc 將不能及時導通。此時，如果 HO 被 HB 與 HS 間電壓耦合出高電平后(其中一個耦合途徑是通過 Qa 和 Qb 的結電容)，因 Qc 還未導通，該耦合出的高電平將得以輸出，最終形成了 HO 的誤脈沖。[!--empirenews.page--]

如果 HB 與 HS 間電壓上升速率變緩，或者 HB 與 HS 間電壓先得以預建立，Qc 的驅動信號(圖 6 中的藍色線和紅色線)的高電平脈沖將會變寬，這就能保證 Qc 導通，誤脈沖就會被消除。

下文就圍繞 HB 與 HS 間電壓的上升斜率和預建立這兩個方向來討論，以解決 HO 的誤脈沖問題。

圖 6： HB 與 HS 電壓斜率不同的影響

3、解決措施之增大 Cboot 電容

在相同充電速率條件下，增大 Cboot 電容可以將 HB 與 HS 之間的電壓上升斜率變緩，以得到足夠寬的高電平信號并使 Qc 導通。

3.1 Cboot 充電過程分析

如圖 7 所示，UCC27201 內部有二極管(D1)連接 Pin1 (VDD)和 Pin2(HB)。在 Pin1 的外部連接有供電網絡(電壓為 12V)，電容 Cd(1uF)和串聯(lián)電阻 Ri(10ohm);在 Pin2 則接有 Cboot 電容。Cboot 電容的充電主要是通過 D1 這條路徑完成的。

經過仿真分析(如圖 8)知，Cboot 的充電主要包含如下兩個階段：

●階段一：電容 Cd 通過 D1 給 Cboot 充電。充電電流如圖 8 中的紅色線所示，先是急劇上升到最大，然后緩慢下降。同時，電容 Cd 的電壓(綠色線)逐漸下降，電容 Cboot 的電壓(粉色線)逐漸上升。當 Cd 與 Cboot的壓差減小為約 0.65V(二極管 D1 的正向導通壓降)時，第一階段結束。

●階段二：12V 供電電壓給 Cd 和 Cboot 充電。受限于 Ri，充電電流將小于 1.2A (12V/10ohm)。

圖 8 中的仿真結果是基于 Cboot 為 300nF，圖 9 的仿真結果則是基于 Cboot 為 100nF。對比二者知，修改 Cboot電容容量所帶來的主要影響是第一個充電階段的持續(xù)時間，分別約為 280ns 和 120ns。下節(jié)會分析第一階段持續(xù)時間不同可能會帶來的風險。

圖 10 給出的是實測波形，其中 CH1 是 LO 的波形;CH2 是 HB-HS 的波形;CH3 是 HO 的波形，CH4 是 VDD的電壓波形?？梢钥吹剑?UCC27201 上電后，VDD 電壓快速下降，然后又緩慢上升，這與仿真結果一致。

圖 7：Cboot 電容充電電路  圖 8：Cboot 為 300nF 時的仿真結果

[!--empirenews.page--]

圖 9：Cboot 為 100nF 時的仿真結果 圖 10：充電過程的實測波形

3.2 增大 Cboot 電容的風險分析

在 UCC27201 的實際應用中，需要注意內部二極管 D1 的反向恢復應力。

當 LO 的輸出 由高變低后，HS 電壓會升高，HB 電壓同樣也會升高，此時內部二極管將承受反壓，并承受隨后出現(xiàn)的反向恢復應力。如果反向恢復應力出現(xiàn)之前時刻的二極管正向導通電流超出額定范圍，反向恢復應力則會過大而導致二極管失效。UCC27201 要求內部二極管承受反向恢復應力前的正向導通電流在 2A 以下。

在該電源系統(tǒng)中，將 Cboot 修改為 300nF 后，二極管正向電流在約 280ns 后降低到 2A。而在開機的第一個周期內，下管的持續(xù)時間超過了 3us(如圖 11，CH1 和 CH2 是全橋兩個下管的驅動信號)，即 3us 之后內部二極管才會有反向恢復應力，由于此時正向導通電流已經遠低于 2A，二極管無可靠性風險。因此，修改 Cboot 容值到 300nF后二極管不會有失效風險。

圖 11：開機時刻全橋下管的驅動波形

4、解決措施之 Cboot 電容預充電

給 Cboot 電容預充電，可以提前產生驅動信號以確保內部 Qc 導通。當系統(tǒng)發(fā)波后，LO 變高會產生充電路徑而使 Cboot 快速充電，但由于此時內部 Qc 已經導通，HO 將不會產生誤脈沖。

4.1 預充電電路

如圖 12 所示，增加一顆電阻 RL后即可形成預充電電路。當 UCC27201 的 12V 建立后，在系統(tǒng)未發(fā)波前，12V電壓可以通過路徑 Ri->D1->Cboot->RL給 Cboot 充電。

經仿真知，當對 Cboot 電容預充電至 1V 左右，內部 Qc 就會導通。于是，隨后的快速充電將不會再在 HO 引腳產生誤脈沖。根據 12V 建立到系統(tǒng)發(fā)波之間的延時時間，可以計算合適的 RL值，以保證 Cboot 預充電至 1V 以上。[!--empirenews.page--]

圖 12：Cboot 電容的預充電電路

4.2 新增電阻的阻值計算

假設延時時間為 1ms，根據如下 RC 充電公式，可知 RL 約為 114Kohm。

12V x [1 – exp(-1ms / RL*Cboot )] = 1.0V

考慮到系統(tǒng)正常運行后，全橋上管導通時，電阻 RL 存在一定的損耗。最惡劣條件下(高壓輸入)的損耗計算如下：0.5 x(72V*72V)/100K=0.026W

綜上可知，實際應用中，可以選取阻值為 114K，封裝為 0603 以上的電阻，只要延時時間不少于 1ms，就可以確保 HO 引腳無誤脈沖輸出。

5、總結

在 UCC27201 的實際使用中，如果 Cboot 電容充電速率過快，則會在 HO 引腳產生誤脈沖。通過對誤脈沖產生機理的分析可知，通過增大 Cboot 電容的容量或者在 HS 引腳增加一顆連接到地的電阻，都可以有效的解決該問題，而且上述兩個方法都不會對系統(tǒng)帶來額外的可靠性風險。

但需要注意的是，在采用上述兩種方案前都需要仔細評估，以確定當前應用條件下，上述方案不會帶來風險?？梢匝?TI 工程師共同參與該評估過程。

6、參考資料

1. UCC27201 datasheet, Texas Instruments Inc., 2008

2. LM5035 datasheet, Texas Instruments Inc., 2013