電子電路通常都工作在正穩(wěn)壓輸出電壓下，而這些電壓一般都是由降壓穩(wěn)壓器來(lái)提供的。如果同時(shí)還需要負(fù)輸出電壓，那么在降壓-升壓拓?fù)渲芯涂梢耘渲孟嗤慕祲嚎刂破?。?fù)輸出電壓降壓-升壓有時(shí)稱之為負(fù)反向，其工作占空比為 50%,可提供相當(dāng)于輸入電壓但極性相反的輸出電壓。其可以隨著輸入電壓的波動(dòng)調(diào)節(jié)占空比，以―降壓或―升壓輸出電壓來(lái)維持穩(wěn)壓。

圖1顯示了一款精簡(jiǎn)型降壓-升壓電路，以及電感上出現(xiàn)的開(kāi)關(guān)電壓。這樣一來(lái)該電路與標(biāo)準(zhǔn)降壓轉(zhuǎn)換器的相似性就會(huì)頓時(shí)明朗起來(lái)。實(shí)際上，除了輸出電壓和接地相反以外，它和降壓轉(zhuǎn)換器完全一樣。這種布局也可用于同步降壓轉(zhuǎn)換器。這就是與降壓或同步降壓轉(zhuǎn)換器端相類似的地方，因?yàn)樵撾娐返倪\(yùn)行與降壓轉(zhuǎn)換器不同。

FET 開(kāi)關(guān)時(shí)出現(xiàn)在電感上的電壓不同于降壓轉(zhuǎn)換器的電壓。正如在降壓轉(zhuǎn)換器中一樣，平衡伏特-微秒 (V-μs) 乘積以防止電感飽和是非常必要的。當(dāng) FET 為開(kāi)啟時(shí)(如圖1 所示的 ton 間隔)，全部輸入電壓被施加至電感。這種電感―點(diǎn)‖側(cè)上的正電壓會(huì)引起電流斜坡上升，這就帶來(lái)電感的開(kāi)啟時(shí)間 V-μs 乘積。FET 關(guān)閉 (toff) 期間，電感的電壓極性必須倒轉(zhuǎn)以維持電流，從而拉動(dòng)點(diǎn)側(cè)為負(fù)極。電感電流斜坡下降，并流經(jīng)負(fù)載和輸出電容，再經(jīng)二極管返回。電感關(guān)閉時(shí)V-μs 乘積必須等于開(kāi)啟時(shí) V-μs 乘積。由于 Vin 和 Vout 不變，因此很容易便可得出占空比 (D) 的表達(dá)式：D=Vout/(Vout “ Vin)。這種控制電路通過(guò)計(jì)算出正確的占空比來(lái)維持輸出電壓穩(wěn)壓。上述表達(dá)式和圖 1 所示波形均假設(shè)運(yùn)行在連續(xù)導(dǎo)電模式下。

降壓-升壓電感必須工作在比輸出負(fù)載電流更高的電流下。只是輸入電流與輸出電流相加。對(duì)于和輸入電壓大小相等的負(fù)輸出電壓(D = 0.5)而言，平均電感電流為輸出的2倍。有趣的是，連接輸入電容返回端的方法有兩種，其會(huì)影響輸出電容的rms電流。

典型的電容布局是在+Vin和Gnd之間，與之相反。利用這種輸入電容配置可降低輸出電容的rms電流。然而，由于輸入電容連接至 ”Vout，因此 “Vout 上便形成了一個(gè)電容性分壓器。這就在控制器開(kāi)始起作用以前，在開(kāi)啟時(shí)間的輸出上形成一個(gè)正峰值。為了最小化這種影響，最佳的方法通常是使用一個(gè)比輸出電容要小得多的輸入電容，請(qǐng)參見(jiàn)圖 2 所示的電路。輸入電容的電流在提供 dc 輸出電流和吸收平均輸入電流之間相互交替。rms電流電平在最高輸入電流的低輸入電壓時(shí)最差。因此，選擇電容器時(shí)要多加注意，不要讓其 ESR 過(guò)高。陶瓷或聚合物電容器通常是這種拓?fù)漭^為合適的選擇。

必須要選擇一個(gè)能夠以最小輸入電壓減去二極管壓降上電的控制器，而且在運(yùn)行期間還必須能夠承受得住 Vin 加 Vout 的電壓。FET 和二極管還必須具有適用于這一電壓范圍的額定值。通過(guò)連接輸出接地的反饋電阻器可實(shí)現(xiàn)對(duì)輸出電壓的調(diào)節(jié)，這是由于控制器以負(fù)輸出電壓為參考電壓。只需精心選取少量組件的值，并稍稍改動(dòng)電路，降壓控制器便可在負(fù)輸出降壓-升壓拓?fù)渲衅鸬诫p重作用。