www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當前位置:首頁 > 電源 > 數(shù)字電源
[導讀]本文在簡單分析TMS320F240片內定時器、捕獲器的使用原理后,提出一種全新的跟蹤頻率變化的交流采樣技術。

 摘要:在電力系統(tǒng)交流采樣系統(tǒng)中,經常要測量電網頻率,再根據(jù)頻率/周期的變化調整采樣周期。本文在簡單分析TMS320F240片內定時器、捕獲器的使用原理后,提出一種全新的跟蹤頻率變化的交流采樣技術。

    關鍵詞:交流采樣 頻率變化 DSP TMS320F240

在交流采樣系統(tǒng)中,通常是一個周波采樣64點或128點的電量值,然后對這些數(shù)據(jù)進行處理。如果電網頻率恒定,則采樣間隔t=T/N(T為周期,N為采樣點),而電網的頻率通常有一定的波動,所以要不斷調整采樣間隔。

在單片機系統(tǒng)中,一般采用過零觸發(fā)電路和單片機的外部中斷來檢測電量周波的開始和結束時間,再利用內部定時器計算出周期和采樣間隔,在采樣間隔定時中斷程序中啟動一次采親。這種方案有兩個缺點:其一,電路實現(xiàn)復雜;其二,精度不高,因為要考慮中斷能否實時響應。過零觸發(fā)電路產生的中斷響應具有不確定性。

我們在使用TMS320F240 DSP開發(fā)交流采樣系統(tǒng)時,巧妙地利用該款DSP的定時器、捕獲器和不中屏蔽中斷(NMI)實現(xiàn)了跟蹤頻率變化的交流采樣。

1 NMI中斷、定時器、捕獲器的簡單分析

(1)NMI中斷

TMS320F24X系列有一個不可屏蔽中斷(NMI)引腳。當該引腳有跳變信號時(可編程為上升沿或下降沿觸發(fā)),立即進入中斷程序,可以用于緊急事件的處理。本文中用于跟蹤被測電量的頻率。

(2)定時器介紹

TMS320F240有3個通用定時器,每個通用定時器有6種計數(shù)方式:①停止/保持模式,模式0;②單增計數(shù)模式,模式1;③連續(xù)增計數(shù)模式,模式2;④定向增/減計數(shù)模式,模式3;⑤單增/減計數(shù)模式,模式4;⑥連續(xù)增/減計數(shù)模式,模式5。

設fc是CPU的時鐘頻率,則定時時間t=脈沖個數(shù)/(fc/分頻系數(shù)),脈沖個數(shù)與定時周期寄存器的值或比較寄存器的值有關。工作過程是:①根據(jù)CPU的頻率、定時時間確定計數(shù)寄存器的初值TxNT、周期寄存器的初值TxPER、比較寄存器的初值TxCMP。②啟動定時器計數(shù)。③計數(shù)到比較寄存器的值發(fā)生比較匹配中斷,同時使TxCMP引腳發(fā)生跳變。本文中利用T3CPU的跳變去啟動一次A/D轉換。④計數(shù)到周期寄存器的值發(fā)生周期匹配中斷。

定時器一旦開始工作就不受程序影響,準確性高,保證每隔固定間隔進行采樣。

(3)捕獲器介紹

捕獲單元用于捕獲引腳上電平的變化并記錄發(fā)生的時間,記錄事件發(fā)生的時間以定時器的計數(shù)器作時基。當捕獲引腳發(fā)生跳變時,捕獲單元將該時刻時基的計數(shù)寄存器T2CNT的值裝入相應的FIFO隊列中。FIFO隊列可以裝入兩個值,第三個裝入時會將第一個值擠出。如果將捕獲器的跳變輸入信號和NMI輸入信號并聯(lián)(見圖2),則可以在NMI中斷程序中讀取跳變時的時基值(讀FIFOx寄存器)。例如:以T2作時基,引腳電平第一次上跳時,T2計數(shù)寄存器T2CNT的值為X1,第二次為X2,T2分頻系數(shù)為D,CPU頻率為fc,則變化時間間隔為

t=D/fc×(X2-X1)

2 設計思想

過零觸發(fā)電路的輸出接TMS320F240外部不可屏蔽中斷引腳NMI,確保了中斷的實時響應;同時,過零觸發(fā)電路的輸出還接到捕獲器1的輸入端CAP1,T2定時器作捕獲器的時基,捕獲器可以捕獲兩個脈沖間隔的時間(用T2計數(shù)器的變化量表示),這樣可以計算出周波的周期/頻率。

用一個定時器T3完成定時觸發(fā)采樣,每隔一個采樣周期T3定時器的比較匹配輸出端T3CMP輸出一個下降沿脈沖去啟動ADC進行一次A/D轉換,所以T3CMP的啟動信號的間隔具有確定性。

下面對頻率/周期和采樣間隔的計算作出推導。

(1)頻率和周期

捕獲器用T2作時基,CAP1端每出現(xiàn)一個上升沿脈沖表示一個周波開始,同時立刻進入NMI中斷程序,在中斷程序中讀取FIFO1寄存器的值賦給T3的周期寄存器。要注意的是:FIFO1總是初始化為0,所以FIFO1的值是在剛過去的周波內T2計數(shù)器的增加值;而T2的分頻系數(shù)為128,假設DSP的工作頻率為20MHz,這樣就可以計算出上一個周波的周期T和頻率f:

T=(1/20) μs×128×(FIFO1)=

(128/20)×10 -6×(FIFO1)s

f=1/T=(20×10 6)/[128×(FIFO1)]=156250/(FIFO1)Hz

(2)跟蹤頻率變化的采樣間隔

如果T2工作在定時/計數(shù)狀態(tài)下,給T2的周期寄存器T2PER賦初值為FIFO1寄存器的值,則T2的周期中斷時間即是上一個周波的周期;而在NMI中斷程序中將FIFO1寄存器的值賦給T3的周期寄存器T3PER.注意:T2的分頻系數(shù)為128,T3的分頻系數(shù)為1,所以T3的周期中斷時間是一個周期的電量的1/128;而采樣周期用T3作時基,T3的周期中斷即是采樣中斷。從而實現(xiàn)了一個周期的128點采樣,即實現(xiàn)了跟蹤頻率變化的交流采樣,當然,有一個周波的滯后。

每個周期會產生一次NMI(不可屏蔽中斷),在NMI中斷程序中將T2CNT的增加值(在FIFO寄存器)讀出來賦給T3的周期寄存器。因為T2的分頻系數(shù)為128,這樣T3的周期中斷時間即為一個周期的1/128,實現(xiàn)了一個周期采樣128點的目的。

3 硬件設計

(1)互感器電路及設計注意事項

利用互感器電網的二次高壓和電流交換成0~5V或-5~+5V的電壓送入A/D轉換器,具體電路如圖1所示。

圖1中,電壓互感器的原邊100V,副邊輸出2mA電流經OP07轉換成-3.5~+3.5V的電壓量(注意:幅值范圍為-5~+5V)。電流互感器的原邊輸入5A的電流,副邊輸出2mA的電流經運放轉換成-3.5~+3.5V的電壓量。

D11、D12,D21、D22為運放輸入限幅保護電路;C11、R14,C21、R23為互感器相移補償電路。因采樣時只要保證一個周波采樣N點,什么時候開始并不重要,所可以省去相移補償電路。

R11,R12、R13,R21、R22的值可以通過以上給出的電流、電壓值計算出來:R11=100V/2mA,R12+R13=R21+R22=3.5V/2mA。運放的輸出端可以接一電容進行濾波。

運放的輸出可以再接一級電壓跟隨器(如圖2的U1A)起緩沖、隔離、提高帶載能力的作用。

(2)過零觸發(fā)電路

具體電路如圖2所示。U1A構成的電壓跟隨器的作用如上所述,它的正端輸入來自互感器電路的輸出。U2A構成一個過零比較電路,D2穩(wěn)壓二極管使比較器的輸出為0~5V,將模擬信號轉換成數(shù)字信號送入DSP的捕獲器輸入端CAP1和不可屏蔽中斷端NMI。

(3)A/D轉換器和DSP的接口電路

電路原理如圖3所示。ADC芯片采樣14位的MAX125。TMS320F240的定時比較器輸出端T3CMP接MAX125的啟動轉換器CONVST;MAX125轉換結束產生中斷,通過INT腳接DSP的XINT1腳向DSP申請中斷,DSP在中斷程序中讀取轉換結果。DSP對MAX125的操作是通過端口訪問完成的,MAX125的片選端CS4接譯碼器的一個輸出端,譯碼器的輸入和使能端由DSP的地址線和I/O信號LS控制。

每隔一個采樣周期(T/N)T3CMP端輸出一個下降沿脈沖,啟動MAX125進行一次A/D轉換。采樣間隔會根據(jù)電網頻率的變化自動調整。

4 軟件設計

下面給出幾個程序函數(shù)。具體數(shù)據(jù)處理的函數(shù)因系統(tǒng)功能不同而異,限于篇幅這里不作討論。

(1)定時器、捕獲器初始化程序:

void init_TimerCapturet()

{*T2CNT=0; /*計數(shù)寄存器初始化*/

*T3CNT=0;

*T3CMP=1000;

*T2PER=30000;

T3PER=4000; /T2PER、T3PER會在NMI中斷程序中根據(jù)電量頻率的變化作出相應的調整*/

*CAPCON=0XBC55; /*設置捕獲器*/

*GPTCON=0X186A;

*T2CON=0X17CA; /*方式2,分頻系數(shù)為128*/

*T3CON=0X10CA; /*方式2,分頻系數(shù)為1*/

*NMI_CR=0X64; /*設置不可屏蔽中斷*/

}

(2)ADC轉換結束中斷響應程序

void c_int1()

{int i;/*其余為全局或靜態(tài)變量*/

/*程序中讀取ADC的轉換結果*/

if(AChanel= =1) /*讀A組3路的轉換結果*/

{ outport(0x01,0x03);/*輸出MAX125的控制字*/

inport(0x01,&ADC_Data[0]);

inport(0x01,&ADC_Data[1]);

inport(0x01,&ADC_Data[2]);

AChanel=0;

}

else

{/*如上讀取B組3路的轉換結果*/

}

/*將14位的結果轉換為16位的(初碼存放)*/

for(i=1;i<6;i++)

ADC_Data[i]=ADC_Data[i]<<2/4;

}

(3)不可屏蔽中斷的中斷程序

void c_int7() {

asm("SETC INTM");/*禁止中斷*/

*T2CNT=0;/*作捕獲器的時在,一個周波開始時其值為0*/

*T3PER=*FIFO1;/*T3的計數(shù)周期是一個周波周期的1/128*/

asm("CLRC INTM");/*使能中斷*/

}

本文充分利用了TM320F240的片內資源,巧妙地實現(xiàn)了動態(tài)跟蹤頻率變化的交流采樣,希望對使用該系列DSP進行測控領域開發(fā)的技術人員有所啟發(fā)。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

隨著在線會議、直播和游戲語音交流的普及,高質量的音頻輸入設備變得越來越重要。為此,邊緣AI和智能音頻專家XMOS攜手其全球首家增值分銷商飛騰云科技,利用其集邊緣AI、DSP、MCU和靈活I/O于一顆芯片的xcore處理器...

關鍵字: AI DSP MCU

多DSP集群的實時信號處理系統(tǒng),通信拓撲的優(yōu)化直接決定任務調度效率與系統(tǒng)吞吐量。RapidIO與SRIO作為嵌入式領域的主流互連協(xié)議,其帶寬利用率差異與QoS配置策略對集群性能的影響尤為顯著。以無線基站、雷達陣列等典型應...

關鍵字: DSP 通信拓撲優(yōu)化

隨著5G網絡普及與物聯(lián)網設備爆發(fā)式增長,邊緣計算正從概念驗證走向規(guī)?;渴?。據(jù)IDC預測,2025年全球邊緣數(shù)據(jù)量將占總體數(shù)據(jù)量的50%,這對邊緣節(jié)點的實時處理能力提出嚴苛要求。在此背景下,AI加速器的DSP化趨勢與可重...

關鍵字: AI加速器 DSP

在工業(yè)控制領域,數(shù)字信號處理器(DSP)的性能直接決定了系統(tǒng)的實時控制能力和可靠性。德州儀器(TI)的C2000系列芯片憑借其卓越的采樣、控制和功率管理能力,長期以來在全球工業(yè)控制市場占據(jù)絕對領導地位,廣泛應用于能源、電...

關鍵字: TI C2000 DSP 格見半導體 芯來 RISC-V 工控

2025年7月16日 – 專注于引入新品的全球電子元器件和工業(yè)自動化產品授權代理商貿澤電子 (Mouser Electronics) 持續(xù)供貨Texas Instruments (TI) 的新產品和解決方案。作為一家授權...

關鍵字: 線性穩(wěn)壓器 柵極驅動器 DSP

FIFO 中斷狀態(tài)位的輪詢和中斷機制各有優(yōu)劣,適用于不同的應用場景。輪詢實現(xiàn)簡單但效率低下,中斷實時性好但復雜度高。在實際設計中,應根據(jù)系統(tǒng)需求、性能指標和資源限制,選擇合適的機制或混合方案。隨著硬件技術的發(fā)展,現(xiàn)代處理...

關鍵字: FIFO

FIFO 發(fā)送器憑借其獨特的工作原理和結構特點,在眾多領域中發(fā)揮著不可或缺的作用。它為數(shù)據(jù)的有序傳輸和高效處理提供了有力支持,盡管面臨一些挑戰(zhàn),但通過不斷的技術創(chuàng)新和優(yōu)化,F(xiàn)IFO 發(fā)送器將在未來的科技發(fā)展中繼續(xù)展現(xiàn)其強...

關鍵字: FIFO

控制寄存器(Control Register)是中央處理器(CPU)中用于管理系統(tǒng)級操作的特殊寄存器,它為操作系統(tǒng)和硬件提供對處理器行為的精細控制。本文從計算機體系結構角度系統(tǒng)闡述控制寄存器的設計原理、功能分類、操作機制...

關鍵字: 寄存器 處理器

在當今數(shù)字化浪潮的推動下,數(shù)據(jù)流量呈爆炸式增長,數(shù)據(jù)中心、5G通信網絡以及云計算等領域對高速光通信的需求愈發(fā)迫切。800G光模塊作為高速光通信的關鍵組件,其性能直接影響著整個通信系統(tǒng)的傳輸效率和可靠性。數(shù)字信號處理(DS...

關鍵字: 800G DSP PAM4均衡算法

以氫燃料電池空壓機為研究對象 ,開發(fā)超高速永磁同步電機控制器 ,采用傳統(tǒng)的IGBT主功率器件 ,且為兩電平主回 路結構形式 ,通過改進的V/F控制算法 ,完成了控制器的設計。搭建了試驗平臺進行測試 ,結果表明 ,控制器能...

關鍵字: 超高速永磁同步電機 V/F控制 DSP
關閉