串行RapidIO在WiMAX基站系統(tǒng)中的應(yīng)用

　隨著以TD-SCDMA、WCDMA為代表的3G移動(dòng)通信全面進(jìn)入商用部署，LTE標(biāo)準(zhǔn)基本完成，華為、愛(ài)立信成功實(shí)現(xiàn)LTE標(biāo)準(zhǔn)的現(xiàn)場(chǎng)演示，以IEEE802.16(WiMAX) 為標(biāo)準(zhǔn)的下一代移動(dòng)通信技術(shù)、標(biāo)準(zhǔn)與系統(tǒng)的研發(fā)也已經(jīng)開(kāi)始。

　　WiMAX(微波存取全球互通技術(shù))和傳統(tǒng)的TD-SCDMA、WCDMA和CDMA2000幾個(gè)3G標(biāo)準(zhǔn)相比，WiMAX的最大傳輸半徑達(dá)到了50公里上下，接近前者的兩倍。而在傳輸速度上，WiMAX也讓其他3G標(biāo)準(zhǔn)望塵莫及。在10公里范圍內(nèi)，WiMAX網(wǎng)絡(luò)的速率可以達(dá)到 75Mbit/s。另外，WiMAX等無(wú)線通信系統(tǒng)要支持大量的寬帶用戶和極高的空中接口速率，使用MIMO、OFDM等復(fù)雜的通信信號(hào)處理算法，具有動(dòng)態(tài)可重配置、計(jì)算資源動(dòng)態(tài)調(diào)度能功能，對(duì)基站的計(jì)算處理和互連提出了極高的要求。這種高性能的無(wú)線通信系統(tǒng)在實(shí)現(xiàn)上有很大困難和挑戰(zhàn)。典型的無(wú)線基站系統(tǒng)由CPU、DSP和FPGA構(gòu)成。隨著CPU、DSP和FPGA等處理器的性能得到較大提升，提高連接這些高性能器件的總線性能成為提升系統(tǒng)性能的關(guān)鍵。本文提出的基于串行RapidIO的無(wú)線基站系統(tǒng)解決了這一問(wèn)題，該系統(tǒng)能夠?qū)崿F(xiàn)10Gbit/s的傳輸速度，適用WiMAX等新型的無(wú)線基站系統(tǒng)。

　　處理器選擇

　　系統(tǒng)的實(shí)時(shí)處理能力主要取決于單個(gè)處理器的計(jì)算能力、存儲(chǔ)結(jié)構(gòu)配置和互連拓?fù)浣Y(jié)構(gòu)?，F(xiàn)在應(yīng)用到嵌入式系統(tǒng)的主流處理器是GPP/RISC、DSP 和FPGA。為了選擇最佳處理器，需要從計(jì)算能力、易編程性、功耗、有效帶寬和完整定義的接口等因素綜合考慮。因此筆者選用以MPC8548、TMS320C6455為主處理器和Xilinx FPGA V5LX110為從處理器的系統(tǒng)架構(gòu)。

　　MPC8548處理器使用e500v2內(nèi)核，最高速率1.5GHz，集成L1/L2兩級(jí)緩存，并集成了串行RapidIO和PCI Express高速互連接口，支持4x串行RapidIO。適用于傳輸千兆以上赫茲的通訊處理性能和高度集成和高速連接的高級(jí)功能。

　　TMS320C6455 是TI公司的一款具有高計(jì)算速度、低功耗的芯片。C6455的處理速度為9600MIPS?？紤]到接口的實(shí)用性和帶寬，C6455集成了一個(gè)4通道串行RapidIO(SRIO)，此接口具有25Gbit/s的吞吐量。TMS320CC6455 的外圍總線還包括:兩個(gè)多路緩沖串口總線(McBSPs), 一個(gè)10/100/1000M以太網(wǎng)媒體訪問(wèn)控制器(EMAC),一個(gè)無(wú)縫外部存儲(chǔ)器接口(64bit EMIFA),一個(gè)32 位DDR2 SDRAM接口等。豐富的外圍總線使得基于C6455的設(shè)計(jì)靈活，支持強(qiáng)大的存儲(chǔ)容量和高速的數(shù)據(jù)傳送，適用于3G、WiMAX等基站系統(tǒng)設(shè)計(jì)。

　　串行RapidIO特性

　　基于TMS320C645x的RapidIO接口叫做SRIO(串行RapidIO)。SRIO有以下特點(diǎn)：引腳少;功耗低;SRIO協(xié)議棧簡(jiǎn)單，軟件開(kāi)銷很小;數(shù)據(jù)寬度和速度可調(diào)具備DMA和消息傳遞功能;支持復(fù)雜可調(diào)整的拓?fù)浣Y(jié)構(gòu);支持多點(diǎn)傳送;可靠性高，可提供服務(wù)質(zhì)量保證。

　　SRIO以上特點(diǎn)在實(shí)時(shí)信號(hào)處理系統(tǒng)中具有很大的應(yīng)用前景。SRIO支持1x和4x模式。1x模式支持一個(gè)通道，運(yùn)行速率有1.125Gbaud、2.5Gbaud、3.125Gbaud。4x模式支持4通道SRIO鏈路可以提供 10Gbit/s 的流量，且保證數(shù)據(jù)完整性。因?yàn)镾RIO包處理是通過(guò)硬件實(shí)現(xiàn)的，這就意味著可大幅削減 I/O 處理方面的額外開(kāi)銷，降低延遲并增加系統(tǒng)帶寬。但與多數(shù)總線接口不同，SRIO接口的引腳數(shù)較少，帶寬在鏈路為3.125baud的基礎(chǔ)上可繼續(xù)擴(kuò)展。[!--empirenews.page--]

　　串行RapidIO 協(xié)議是一個(gè)點(diǎn)對(duì)點(diǎn)的包交換協(xié)議,由包和控制符號(hào)組成。SRIO有物理層、運(yùn)輸層和邏輯層3層結(jié)構(gòu)。邏輯層定義總體的協(xié)議和分組格式;運(yùn)輸層為RapidIO 數(shù)據(jù)包提供了路由和尋址的功能;物理層負(fù)責(zé)描述器件的接口規(guī)范。結(jié)構(gòu)的層次劃分保證了任意層增加新的事務(wù)類型無(wú)需改變其他層規(guī)范,有助于設(shè)計(jì)的靈活性和更好的前后兼容性。圖1說(shuō)明了SRIO協(xié)議的分層機(jī)構(gòu)。

　　SRIO工作模式分為：I/O邏輯操作和消息操作。

　　I/O模式下，所有的包包含具體的地址，地址表明數(shù)據(jù)應(yīng)該存儲(chǔ)到目的設(shè)備的位置。Direct I/O要求RapidIO源設(shè)備必須有目的設(shè)備的內(nèi)存地址表格。當(dāng)CPU需要從本地內(nèi)存發(fā)送數(shù)據(jù)到外部處理單元，CPU必須向SRIO接口提供有關(guān)傳送的信息，比如：DSP內(nèi)存地址、目標(biāo)deviceID、目的地址、包的優(yōu)先級(jí)等。

　　消息傳送模式，消息的源端無(wú)需了解目標(biāo)設(shè)備的內(nèi)部結(jié)構(gòu)或存儲(chǔ)器映射。相反，RapidIO數(shù)據(jù)包中用mailbox來(lái)標(biāo)示。Mailbox由本地設(shè)備控制和映射到內(nèi)存地址。對(duì)于兩處理器間的通信，發(fā)送處理器向本地的消息mailbox寫(xiě)入， mailbox讀取待發(fā)送的本地存儲(chǔ)器的信息，并將信息發(fā)送到接收處理器的本地mailbox。接收mailbox將信息保存在本地存儲(chǔ)器，并通知接收處理器消息已經(jīng)到達(dá)。接收處理器然后訪問(wèn)它的本地存儲(chǔ)器讀取消息。

　　無(wú)線基站系統(tǒng)設(shè)計(jì)

　　無(wú)線基站是典型的高性能嵌入式通信系統(tǒng)，它們對(duì)互連的帶寬、時(shí)延、復(fù)雜度、靈活性、可靠性都有非常高的要求。而串行RapidIO正是滿足這些要求的最佳選擇。

　　無(wú)線基站系統(tǒng)

　　在傳統(tǒng)的基站系統(tǒng)中，DSP與PowerPC或FPGA之間的互連一般用外部存儲(chǔ)器接口EMIF;DSP之間或DSP與主機(jī)之間一般用HPI(Host Port Interface)或PCI互連。它們的主要缺點(diǎn)是：帶寬小、信號(hào)線多、主從模式接口，不支持對(duì)等傳輸。另外，DSP不能直接進(jìn)行背板傳輸。如果利用串行 RapidIO 進(jìn)行DSP互連則可以大大提高效率，一來(lái)它可將用于實(shí)現(xiàn) DSP 之間高速互連的信號(hào)引腳數(shù)減到最少，二來(lái)可簡(jiǎn)化處理器之間的通信，從而有效地降低系統(tǒng)成本。

　圖2所示系統(tǒng)是基于CPU的高性能DSP系統(tǒng)。PowerPC主要針對(duì)無(wú)需大量乘法運(yùn)算的一般應(yīng)用，如MAC層處理。DSP主要完成濾波、矢量乘法和查找以及圖像或視頻分析等信號(hào)處理操作。FPGA實(shí)現(xiàn)FFT或者PAPR算法等。

圖2所示的無(wú)線基站基帶系統(tǒng)具有極高的靈活性和可擴(kuò)展性，在這種架構(gòu)中，各個(gè)處理器的任務(wù)分工具有很大的靈活性。由于架構(gòu)已經(jīng)不再與運(yùn)算密切相關(guān)，流量和處理能力可在運(yùn)行時(shí)間內(nèi)從一個(gè)器件轉(zhuǎn)移到另外一個(gè)器件。該架構(gòu)也具有可擴(kuò)展性，有助于滿足具體應(yīng)用在性能和成本方面所需的端點(diǎn)數(shù)量增減。例如，可以輕易改變 DSP型號(hào)和 DSP 數(shù)量，以實(shí)現(xiàn)相同的設(shè)計(jì)可以匹配到從微蜂窩到大型基站的設(shè)計(jì)要求。要在降低成本同時(shí)滿足更高性能和帶寬，關(guān)鍵在于采用模塊化和基于標(biāo)準(zhǔn)的架構(gòu)。構(gòu)建下一代基帶卡和基于連接了多個(gè)DSP、FPGA 和 ASIC 的串行RapidIO 接口的結(jié)構(gòu)型架構(gòu)具有許多優(yōu)勢(shì)。[!--empirenews.page--]

　　系統(tǒng)在WiMAX BBU中的應(yīng)用

　　·WiMAX BBU系統(tǒng)架構(gòu)

　　圖3是基于圖2的WiMAX BBU系統(tǒng)，該系統(tǒng)硬件上包括一片PPC處理器MPC8548，兩片DSP處理器(TI的C6455)和三片Xilinx FPGA V5LX110。FPGA與DSP之間使用SRIO口通信，DSP與PPC之間使用PCI接口和SRIO進(jìn)行通信，F(xiàn)PGA之間使用仿PCI接口進(jìn)行通信。DSP1與DSP2之間使用SRIO接口進(jìn)行通信。

　　本系統(tǒng)中還保留PowerPC與DSPC6455的PCI32互連，這樣有利于boot模式下程序的下載。FPGA1主要實(shí)現(xiàn)IFFT和PAPR算法;FPGA2主要實(shí)現(xiàn)RANGING和FFT算法;DSP1主要實(shí)現(xiàn)信道編碼、調(diào)制、空時(shí)編碼和子載波映射，DSP2主要實(shí)現(xiàn)信道解碼、解調(diào)、信道估計(jì)和子載波解映射。FPGA3主要實(shí)現(xiàn)TURBO的解碼。另外MIMO的上行算法會(huì)在DSP2、FPGA2和DSP1上協(xié)同處理。

　　·測(cè)試結(jié)果

　　在4x模式下，測(cè)試DSP1與DSP2之間的通信速率和出錯(cuò)率。

　　測(cè)試方案：DSP1為主機(jī)，DSP2為從機(jī)。主機(jī)向從機(jī)發(fā)送數(shù)據(jù)，I/O模式下，數(shù)據(jù)發(fā)送完畢主機(jī)發(fā)送doorbell告知從機(jī)，并讀回DSP2所接收的數(shù)據(jù)比較數(shù)據(jù)是否出錯(cuò);message模式下，數(shù)據(jù)鏈發(fā)送完畢硬件會(huì)產(chǎn)生中斷，進(jìn)入中斷服務(wù)程序，接收端接收完數(shù)據(jù)鏈也是自動(dòng)產(chǎn)生中斷，只需記錄中斷次數(shù)就能判斷數(shù)據(jù)是否傳送正常。

　　選擇3.125G波特率進(jìn)行1x模式通信。測(cè)試結(jié)果如表1。結(jié)果表明SRIO的高傳送性能能滿足WiMAX 基帶處理要求并驗(yàn)證了本文提出的WiMAX BBU系統(tǒng)架構(gòu)的可行性和可靠性。

　　結(jié)語(yǔ)

　　本文提出的無(wú)線基站基帶系統(tǒng)架構(gòu)具有高計(jì)算速率，高帶寬，可行性和可擴(kuò)展性等特點(diǎn)。此系統(tǒng)架構(gòu)已實(shí)際應(yīng)用到WiMAX BBU系統(tǒng)，還可用于多種無(wú)線信號(hào)處理模塊，如雷達(dá)干擾系統(tǒng)等。在不同的嵌入式系統(tǒng)中各個(gè)處理器的任務(wù)分工會(huì)有所不同，SRIO技術(shù)的實(shí)現(xiàn)也具有很大的靈活性，比如：可以用Direct I/O邏輯模式或者message模式實(shí)現(xiàn)通信等。