在ASIC設(shè)計(jì)中,項(xiàng)目會(huì)期望設(shè)計(jì)將代碼寫(xiě)成clk-gating風(fēng)格,以便于DC綜合時(shí)將寄存器綜合成clk-gating結(jié)構(gòu),其目的是為了降低翻轉(zhuǎn)功耗。因?yàn)楫?dāng)控制信號(hào)(vld_in)無(wú)效時(shí),使用了clk-gating后的寄存器,其CK(clk)端口一直為0,因此不存在翻轉(zhuǎn),能夠有效降低寄存器的翻轉(zhuǎn)功耗和對(duì)應(yīng)的時(shí)鐘樹(shù)的翻轉(zhuǎn)功耗。如下所示:下圖左側(cè)是DC綜合后的clk -gating結(jié)構(gòu)圖,使用了ICG模塊進(jìn)行時(shí)鐘gating,被gating后的時(shí)鐘連接到寄存器的CK端。右側(cè)是沒(méi)有被clk-gating的寄存器結(jié)構(gòu)圖。
function的作用返回一個(gè)數(shù)值,此數(shù)值由一串組合邏輯代碼計(jì)算得到。 那為什么要用function呢?主要有兩大原因:
SOC設(shè)計(jì)人員除了做好自己的設(shè)計(jì)工作外,還需要和DC等后端(中端)同事進(jìn)行工作上的交互。
DC/DC開(kāi)關(guān)電源由于其效率高、體積小等優(yōu)點(diǎn)是現(xiàn)代電子產(chǎn)品設(shè)計(jì)中不可或缺的一環(huán),其重要性不言而喻。
電磁干擾有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過(guò)導(dǎo)電介質(zhì)把一個(gè)電網(wǎng)絡(luò)上的信號(hào)耦合(干擾)到另一個(gè)電網(wǎng)絡(luò)。
電機(jī)線圈如何由四個(gè)MOSFET或“H 橋”驅(qū)動(dòng)。由于線圈基本上是一個(gè)電感器,因此當(dāng) MOSFET 導(dǎo)通并在線圈上產(chǎn)生電壓時(shí),線圈電流會(huì)增加。
高速設(shè)計(jì)在信號(hào)完整性方面具有更嚴(yán)格的規(guī)范。盡管高速信號(hào)的布線非常小心以滿足這些要求,但必須明白,電路板材料本身是整個(gè)信號(hào)完整性方程式的一部分。
為了理解運(yùn)算放大器的基本功能,我們使用“理想運(yùn)算放大器”的概念。理想的運(yùn)算放大器是如圖 1所示的壓控電壓源。
通常block的input和output信號(hào)存在時(shí)序問(wèn)題時(shí),我們通常采用寄存器打拍的方式,在兩個(gè)block直接插入reg,從而解決時(shí)序問(wèn)題。
仲裁器設(shè)計(jì)(一) -- Fixed Priority Arbiter里面提到了,固定優(yōu)先級(jí)仲裁的一個(gè)問(wèn)題就是公平性。以上篇文章里同學(xué)舉手老師點(diǎn)名的例子來(lái)說(shuō),如果老師每次都叫學(xué)號(hào)小的,那學(xué)號(hào)大的同學(xué)會(huì)覺(jué)得不公平,因?yàn)楸焕蠋燑c(diǎn)到的機(jī)會(huì)小。單純回答問(wèn)題的話可能還好,如果我們假設(shè)每回答一個(gè)問(wèn)題積一分,最后成績(jī)按照回答問(wèn)題的個(gè)數(shù)來(lái)計(jì)算的話,那么很顯然這種方式對(duì)學(xué)號(hào)大的同學(xué)太不公平了。所以,仲裁器的公平性問(wèn)題是在設(shè)計(jì)中我們必須要考慮的。
仲裁器Arbiter是數(shù)字設(shè)計(jì)中非常常見(jiàn)的模塊,應(yīng)用也非常廣泛。定義就是當(dāng)有兩個(gè)或兩個(gè)以上的模塊需要占用同一個(gè)資源的時(shí)候,我們需要由仲裁器arbiter來(lái)決定哪一個(gè)模塊來(lái)占有這個(gè)資源。類比一下,老師上課問(wèn)了一個(gè)問(wèn)題,底下同學(xué)不止一個(gè)人舉手了,老師這個(gè)時(shí)候就要扮演仲裁者的角色,來(lái)指定由哪位同學(xué)站起來(lái)回答問(wèn)題。一般來(lái)說(shuō),提出占有資源的模塊要產(chǎn)生一個(gè)請(qǐng)求(request),類比于學(xué)生要舉手表示自己要回答問(wèn)題。所有的請(qǐng)求送給仲裁器之后,仲裁器要返回一個(gè)許可(grant),也就是老師要選擇一名同學(xué),通過(guò)點(diǎn)這個(gè)同學(xué)的名字的方式,告訴這個(gè)同學(xué)可以站起來(lái)回答問(wèn)題。
首先來(lái)復(fù)習(xí)一個(gè)更加基礎(chǔ)的概念:同步reset和異步reset。同步reset(synchronous reset)是說(shuō),當(dāng)reset信號(hào)為active的時(shí)候,寄存器在下一個(gè)時(shí)鐘沿到來(lái)之后被復(fù)位,時(shí)鐘沿到來(lái)之前寄存器還是保持其之前的值。
開(kāi)關(guān)電源是涉及眾多學(xué)科的一門應(yīng)用領(lǐng)域,通過(guò)控制功率開(kāi)關(guān)器件的開(kāi)通與關(guān)閉調(diào)節(jié)脈寬調(diào)制占空比達(dá)到穩(wěn)定輸出的目的,能夠?qū)崿F(xiàn)AC/DC或者DC/DC轉(zhuǎn)換。
在電子設(shè)備的設(shè)計(jì)和制造過(guò)程中,傳導(dǎo)輻射干擾(Conducted Emission Interference, CEI)是一個(gè)常見(jiàn)且需要重點(diǎn)關(guān)注的問(wèn)題。傳導(dǎo)輻射干擾不僅會(huì)影響設(shè)備的正常運(yùn)行,還可能對(duì)其他設(shè)備造成不利影響。因此,掌握一些有效降低傳導(dǎo)輻射干擾的小技巧,對(duì)于提升設(shè)備的電磁兼容性(EMC)和整體性能至關(guān)重要。本文將從電路設(shè)計(jì)、布局、屏蔽、濾波等方面,介紹一些有效降低傳導(dǎo)輻射干擾的小技巧。
方波的時(shí)間占空比是指在一個(gè)周期內(nèi),電壓處于高狀態(tài)的時(shí)間占總周期時(shí)間的比率。一個(gè)理想的方波有一個(gè)50%的占空比,即高和低倍相等。