雙升壓拓?fù)渖龎盒酒β试趺此悖?/a>

DC-DC升壓芯片電路內(nèi)部控制和調(diào)節(jié)

直流-直流(DC-DC)轉(zhuǎn)換器，通過電路內(nèi)部的控制和調(diào)節(jié)，將低電壓輸入轉(zhuǎn)換為高電壓輸出。

隔離電源與非隔離電源該如何選擇?

對于光耦反饋的各種連接方式及其區(qū)別，目前尚未見到比較深入的研究。而且在很多場合下，由于對光耦的工作原理理解不夠深入，光耦接法混亂，往往導(dǎo)致電路不能正常工作。

一種利用電流輸出DAC構(gòu)建單電源的設(shè)計方法

盡管這些負(fù)載可以由電壓驅(qū)動，但是對于這些傳感器而言，使用電流源或驅(qū)動器卻更有效、更精確。不過，電流輸出DAC并非電壓輸出DAC的簡單“直接”替代品。

一直基于單片機的任意波形發(fā)生器設(shè)計

作為在我們進(jìn)入AWG項目之前探索相關(guān)設(shè)計細(xì)節(jié)的方法。前兩篇文章介紹了微控制器和DAC，本文將討論連接到DAC輸出引腳的信號調(diào)理電路。

利用穿心電容實現(xiàn)一種高頻濾波

穿心電容作為旁路電容可以使高頻濾波效果很好，穿心電容具有非常小的寄生電感，旁路阻抗非常小，并且由于采用隔離安裝方式，消除了輸入輸出端之間的高頻耦合。

主流LCD的驅(qū)動方式和控制方式詳解

會解碼命令，由timing generator產(chǎn)生時序信號，驅(qū)動COM和SEG驅(qū)器。RGB接口：在寫LCD register setTIng時，和MCU接口沒有區(qū)別。區(qū)別只在于圖像的寫入方式。

高功率PCB的EMC問題處理策略大全

電磁兼容性(EMC)是一個關(guān)鍵問題，它涉及到保證電子設(shè)備在各種環(huán)境下正常運作，不受電磁干擾(EMI)的影響，同時也不對其他設(shè)備產(chǎn)生干擾。

verilog語法-淺談case casez casex

在rtl仿真中，有四種狀態(tài)，分別是0、1、x(unknown values)和z(high-impedance values)。

SoC設(shè)計入門 - APB協(xié)議

上一篇主要講述了soc的骨架，crossbar互聯(lián)網(wǎng)路?，F(xiàn)在來講soc的神經(jīng)末梢，它們依附在骨架上，受和調(diào)控制，并將外部信息分享給核心以及其他成員。它是什么呢?

SoC設(shè)計入門 - APB master設(shè)計（接口類基礎(chǔ)思維）

大家不要以為APB的master和slave很簡單，不需要了解。這是大錯特錯，為什么呢?

IC設(shè)計：ram的應(yīng)用-使用bitmap實現(xiàn)數(shù)據(jù)壓縮

Bitmap是一種通過位映射來高效存儲和查詢數(shù)據(jù)的技術(shù)，它在處理大規(guī)模數(shù)據(jù)集時能夠有效地節(jié)省內(nèi)存空間。Bitmap技術(shù)特別適用于需要對大量數(shù)據(jù)進(jìn)行存在性檢查的場景，比如用戶簽到、頁面訪問等，它可以顯著節(jié)省內(nèi)存空間。

PCIE定位：PCIe需要的debug設(shè)計

本文將以PCIe EP用戶邏輯舉例，描述PCIe可以添加哪些定位手段。如圖所示，PCIe IP作為endpoint與RC對接，用戶實現(xiàn)了應(yīng)用邏輯，與PCIe IP進(jìn)行交互，交互信號中data格式為TLP報文格式，且交互信號包含相應(yīng)的控制信號，例如PCIe配置空間和IP相干的配置信號。

IC設(shè)計：ram的折疊設(shè)計

在IC設(shè)計中，我們有時會使用深度很大，位寬很小的ram。例如深度為1024，位寬為4bit的ram。此類的ram有個明顯的缺點：形狀狹長，不利于布局布線、導(dǎo)致讀寫接口走線過長，不利于時序收斂。

PCIe 定位：鏈路問題定位方法

當(dāng)PCIe出現(xiàn)鏈路不穩(wěn)定時，如何進(jìn)行進(jìn)行問題定位。本文描述的場景：EP PCIe 最高速率為gen4模式，ltssm狀態(tài)機無法持續(xù)穩(wěn)定在L0狀態(tài)。