1 引言

隨著網(wǎng)絡和多媒體技術的發(fā)展，視覺通信的重要性和需求急劇增加，如桌面視頻會議、移動終端、基于因特網(wǎng)的視頻通信等。這些視覺信息內涵豐富，但數(shù)據(jù)量大，必須壓縮數(shù)據(jù)。但采用多種方法壓縮圖像數(shù)據(jù)，其數(shù)據(jù)量仍然巨大，這就對計算機處理速度、傳輸介質、傳輸方法和存儲介質提出較高要求。因此，數(shù)據(jù)壓縮作為數(shù)據(jù)圖像處理的關鍵技術之一，對研究圖像壓縮編碼技術具有重要價值。

嵌入式微處理器中，DSP具有靈活、高速、便于嵌入式應用等優(yōu)點，特別適合復雜算法處理的應用。數(shù)字視頻圖像壓縮系統(tǒng)利用DSP作為其嵌入式平臺，充分發(fā)揮其性能優(yōu)勢，較好地提高編碼效率，滿足圖像實時處理需要。因此，這里介紹一種基于TMS320VC5509A型DSP的視頻壓縮系統(tǒng)。

2 靜止圖像的壓縮編碼標準JPEG

JPEG(Joint Photographic Experts Group)是由國際標準化組織(ISO)提出面向靜止圖像編碼的標準，其處理方法依次使用離散余弦變換、量化、Z行掃描、游程編碼和不變字長編碼。JPEG算法定義了以下4種運行模式：

(1)基于DCT順序型模式按照從左到右、從上到下的順序對圖像進行掃描和編碼，稱為基本系統(tǒng)。

(2)基于DCT遞增模式 按照從粗到細的順序對一幅圖像進行編碼，適用于傳輸時間長、用戶喜歡圖像從粗糙到清晰的場合。

(3)無失真編碼模式保證重建圖像與原始圖像完全相同。

(4)分層編碼 采用各種分辨率對圖像進行編碼。

該系統(tǒng)采用基本系統(tǒng)模式。圖1是JPEG的編碼框圖。

3 硬件系統(tǒng)設計

該視頻壓縮系統(tǒng)直接與PAL制攝像頭的輸出端相連，來采集、預處理和壓縮現(xiàn)場圖像，再以USB或RS232方式將處理后的圖像數(shù)據(jù)傳給上位機。圖2為視頻壓縮系統(tǒng)硬件結構圖。

該系統(tǒng)硬件設計以TI公司的TMS320VC5509A型數(shù)字信號處理器為核心，包括視頻采集電路、FPGA預處理電路、存儲器擴展、系統(tǒng)電源和看門狗電路等。系統(tǒng)中TMS320VC5509A為中央處理器；SDRAM為DSP外擴數(shù)據(jù)存儲器；Flash為程序存儲器，用于系統(tǒng)上電自舉；模擬攝像頭與視頻 A／D轉換器負責視頻圖像采集；FPGA用于地址譯碼、隔行運算，控制兩片SRAM用于緩存視頻A／D轉換器轉換后的數(shù)字圖像。從系統(tǒng)設計成本考慮，這里選用Altera公司的可編程邏輯器件EPIC6Q240C8型FPGA。該器件是Cyclone系列器件中一款非BGA封裝的可用I／O引腳最多的 FPGA。

3．1 視頻采集電路

該系統(tǒng)選用的視頻解碼器為Philip公司的高性能視頻A／D轉換器SAA7111。該器件是一款廣泛應用于桌面視頻、多媒體、數(shù)字電視、圖像處理、視頻電話的高性能視頻輸入處理器件。該器件采用3．3 V的CMOS電路，高度集成模擬前端和數(shù)字視頻編碼器；包括2路模擬視頻處理通道，1個時鐘產(chǎn)生電路，1個自動箝位和自動增益控制電路，1個多制式數(shù)字解碼器，1個亮度／對比度／飽和度控制電路，以及色彩空間矩陣。SAA7111輸出為16位VPO總線，支持不同位寬的數(shù)據(jù)輸出格式。SAA7111支持的輸出格式包括：12位YUV411，16位YUV4：2：2，8位CCIR-656、16位565RGB以及24位的888RGB。圖3為視頻采集電路。

3．2 存儲器選型

選擇存儲器應從以下方面考慮：首先圖像壓縮算法中間數(shù)據(jù)量大，要求處理器的片上內存盡可能大，盡量避免對外部存儲器讀寫操作。VC5509A的片上存儲器包括32 Kx16位DARAM，96 Kx16位SARAM，共128 K位的存儲空間。其中DARAM為雙地址，在每個周期內可以對其進行兩次操作(2次讀，兩次寫，一次讀和一次寫)，這樣大大增加片上存儲器的利用率；其次，VC5509A片上資源豐富，包括I2C總線(多主從接口)，3個McBSPs(1個與多媒體卡／數(shù)字加密卡MMC/SD串行接口復用引腳)。利用 FC總線對SAA7111的片內控制寄存器進行讀寫操作，非常方便實時控制SAA711 1的工作狀態(tài)；利用McBSP配合DMA，軟件編程實現(xiàn)UART功能，無需專門的硬件UART，從而節(jié)省電路板空間：VC5509A采用144引腳 LQFP封裝，便于安裝、調試；VC5509A功耗小，工作在200 MHz主頻下，功耗僅100 mW，非常適合嵌入式應用。

3．3 DSP供電電源電路

DSP基本系統(tǒng)由獨立的電源系統(tǒng)供電，而硬件平臺的其他器件共用另一套電源供電系統(tǒng)。為了降低系統(tǒng)功耗，DSP一般采用低電壓供電．并且采用I／O和 CPU內核分開供電方式。VC5509A不同的工作頻率要求不同的核電壓，200 MHz為1．6 V，144 MHz為1．35 V，108 MHz為1．2 V。DSP的I／O電壓為3．3 V。