www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 嵌入式 > 嵌入式教程
[導(dǎo)讀]LPC2131基于CPLD的CAN接口設(shè)計(jì)

引 言

Philips公司的LPC213l是基于ARM7TDMI-S的高性能32位RISC微控制器。它具有ARM處理器的所有優(yōu)點(diǎn)——低功耗、高性能和較為豐富的片上資源,但LPC2131內(nèi)部沒有集成CAN控制器,而無法利用CAN總線來進(jìn)行通信。為了使得LPC2131能夠利用CAN總線進(jìn)行通信,可以通過外部擴(kuò)展來實(shí)現(xiàn)其功能。目前,比較普通的方法是在LPC2131的外部采用CAN控制器設(shè)計(jì)CAN總線接口。LPC2131與CAN控制器的接口電路如圖1所示。

這種方法中,LPC2131是通過GPIO口與CAN控制器SJA1000相連實(shí)現(xiàn)數(shù)據(jù)交互的。LPC2131通過寄存器IOSET/IOCLR來設(shè)定I/O口的高/低狀態(tài),雖然可以同時(shí)置位/拉低選定的引腳,但不能同時(shí)將某些口線拉高而將某些口線拉低。假定P0[15:8]初始狀態(tài)為0xa5,若將P0[15:8]同時(shí)變?yōu)?x5a,則必須通過IO0SET和IO0CLR兩次進(jìn)行。程序?qū)崿F(xiàn)如下:

PINSEL0=0x00000000;

IO0DIR=0x0000FF00;

IO0SET=0x5a00;

IO0CLR=0xa500;

P0[15:8]上會(huì)出現(xiàn)0xFF的中間狀態(tài)。在高速通信系統(tǒng)中,這些中間狀態(tài)可能會(huì)造成損失。雖然可以通過IO0PIN進(jìn)行操作來消除這樣的中間狀態(tài),但是Philips公司不推薦這種做法,非必要時(shí)盡量不要使用。

CAN驅(qū)動(dòng)器接口芯片與LPC2131的串口接口電平上是相互匹配的,因此理論上可以將二者直接連接,采用串行通信方式實(shí)現(xiàn)。采用CAN總線通信,在長距離通信時(shí),CAN總線兩端要加終端電阻。其作用是避免數(shù)據(jù)傳輸又反射回來,產(chǎn)生反射波而使數(shù)據(jù)遭到破壞;同時(shí),能提高總線傳輸?shù)目垢蓴_能力。理論上,在每個(gè)接收數(shù)據(jù)信號(hào)的中點(diǎn)進(jìn)行采樣時(shí),只要反射信號(hào)在開始采樣時(shí)衰減到足夠低就可以不考慮匹配。通常判斷原則是根據(jù)數(shù)據(jù)速率和電纜長度進(jìn)行匹配的,但這在實(shí)際中難以掌握,一般都是依據(jù)經(jīng)驗(yàn)進(jìn)行設(shè)計(jì)。

可編程邏輯器件(PLD)是20世紀(jì)70年代在ASIC設(shè)計(jì)的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件。20世紀(jì)80年代末,美國Altera和Xilinx公司分別推出大規(guī)模和超大規(guī)模的復(fù)雜可編程邏輯器件(CPLD)及現(xiàn)場可編程邏輯門陣列器件(FPGA)。自從進(jìn)入20世紀(jì)90年代以來,可編程邏輯器件得到了飛速發(fā)展,向高度集成、高速度和低價(jià)位方向不斷邁進(jìn);其應(yīng)用領(lǐng)域不斷擴(kuò)大,可用于狀態(tài)機(jī)、同步、譯碼、解碼、計(jì)數(shù)、總線接口和串并轉(zhuǎn)換等很多方面。使用CPLD可以提高系統(tǒng)集成度,降低噪聲,增強(qiáng)系統(tǒng)可靠性并降低成本。

CPLD技術(shù)的出現(xiàn),為我們提供了一種有效的解決辦法:在CAN驅(qū)動(dòng)器接口與LPC2131之間接一塊CPLD,對CPLD進(jìn)行功能編程,使其負(fù)責(zé)串行總線的數(shù)據(jù)傳輸和防止CAN發(fā)送反射。

選擇Altera公司MAX3000A系列的型號(hào)為EPM3128ATC100-7(簡稱“EPM3128”)的CPLD芯片。此芯片兼容3.3 V和5 V的I/O 口。這樣,LPC2131、EPM3128和TJA1040在I/O電平上是相互匹配的。

1 EPM3128接口定義

EPM3128設(shè)置成雙向串行總線通道。其中,2個(gè)I/O口被定義為CANRXD(IN)、CANTXD(OUT),分別連接CAN收發(fā)器TJA1040的RXD和TXD端,構(gòu)成CAN總線上接收數(shù)據(jù)和發(fā)送數(shù)據(jù)通道;另外2個(gè)I/O口被定義為ARMRXD(IN)、ARMTXD(OUT),分別連接LPC2131的RXD1和TXD1端,構(gòu)成處理器的串口接收數(shù)據(jù)和發(fā)送數(shù)據(jù)通道。整個(gè)數(shù)據(jù)的傳輸過程中,并不改變串行數(shù)據(jù)的協(xié)議和格式,接口電路全為TTL電平,期問不需要進(jìn)行任何的處理。通信數(shù)據(jù)的校驗(yàn)、報(bào)錯(cuò)均交給通信兩端的處理器完成。LPC2131、EPM3128和TJA1040的接口框圖如圖2所示。

2 EPM3128功能實(shí)現(xiàn)

圖3是采用功能塊編程實(shí)現(xiàn)EPM3128的數(shù)據(jù)傳輸和屏蔽CAN發(fā)送反射的內(nèi)部邏輯。圖中txArm2、rxCan2定義為輸入變量,分別對應(yīng)外部的ARMTXD、CANRXD引腳;txCan2、rxArm2定義為輸出變量,分別對應(yīng)外部的CANTXD、ARMRXD引腳??偩€空閑時(shí),總線上的狀態(tài)一直保持為“1”,即txArm2、rxCan2、txCan2、rxArm2的值全部為“1”。當(dāng)輸入總線收到一個(gè)狀態(tài)“0”信號(hào)時(shí),表示總線開始傳輸數(shù)據(jù)。如果LPC2131要發(fā)送數(shù)據(jù),則LPC2131先向ARMTXD端口發(fā)送一個(gè)“0”起始信號(hào),占據(jù)總線并在下一個(gè)時(shí)鐘開始發(fā)送數(shù)據(jù)幀;如果TJA1040從現(xiàn)場接收到新數(shù)據(jù),則TJA1040先向CANRXD端口發(fā)送一個(gè)“0”起始信號(hào),占據(jù)總線并在下一個(gè)時(shí)鐘開始發(fā)送數(shù)據(jù)幀。以此,完成正常通信過程中數(shù)據(jù)位從串口到串口的傳輸。

程序屏蔽CAN發(fā)送反射,就是屏蔽CAN總線接收到的從輸出總線上反射的“0”信號(hào),因?yàn)榻涌趶母咦钁B(tài)被喚醒是靠一個(gè)“0”的起始信號(hào)。如果LPC2131正在發(fā)送數(shù)據(jù),此時(shí)輸人端口ARMTXD通過變量txArm2傳送一位為“0”的信號(hào)到變量txCan2,并從輸出口CANTXD送出。受總線輻射影響CANRXD輸入口會(huì)從CAN總線接收到一個(gè)“0”信號(hào),并將“0”信號(hào)傳送給變量rxCan2,此時(shí)rXCan2收到的這個(gè)“0”信號(hào)是錯(cuò)誤信號(hào)。經(jīng)邏輯判斷,程序?qū)⒆兞縭xArm2維持為1,端口ARMRXD仍保持高阻態(tài)“1”。反射的“0”信號(hào)雖然被接收到,但在CPLD內(nèi)部被屏蔽處理掉。如果沒有屏蔽處理,那么這個(gè)錯(cuò)誤的“0”信號(hào)將接收總線從高阻態(tài)喚醒,直接影響數(shù)據(jù)的通信。程序中D觸發(fā)器的用途有兩方面:一是緩存輸入和輸出,平滑信號(hào)的毛刺;二是實(shí)現(xiàn)控制信號(hào)的功能,如輸出的復(fù)位和同步等。

用QuartusII軟件編譯程序,并用仿真工具仿真。如圖4所示,波特率為115 200 bps,編輯輸入點(diǎn)txArm2、rxCan2的波形,查看輸出點(diǎn)txCan2、rxArm2的波形。為方便識(shí)圖,仿真中將數(shù)據(jù)端口傳輸占用的時(shí)間參數(shù)置0。

首先,論證輸出波形的有效性。觀察圖4中的txCan2和rxArm2的波形,可以看出所有時(shí)刻的數(shù)值都是確定的,從而證明系統(tǒng)處于穩(wěn)定狀態(tài),波形是有效的。

然后,論證輸出波形的邏輯性。根據(jù)程序的邏輯設(shè)計(jì),txArm2通道的數(shù)據(jù)發(fā)送享有優(yōu)先權(quán),始終保持txCan2=txArm2。從仿真結(jié)果可以看出,txCan2的波形與txArm2波形完全一致;當(dāng)txArm2通道為“0”時(shí),屏蔽rxCan2輸入的數(shù)據(jù),并保持rxArm2輸出一直為“1”,觀察圖4中任何時(shí)刻所有輸入/輸出的波形,可以看出仿真結(jié)果正確。

最后,驗(yàn)證輸出波形的時(shí)序性。這部分程序是一個(gè)組合邏輯的設(shè)計(jì),也就是所有的輸出隨著相應(yīng)的輸入的變化而變化。由圖4可知,仿真結(jié)果的時(shí)序正確。

結(jié) 語

本文基于CPLD技術(shù)實(shí)現(xiàn)了LPC2131與CAN總線之間的串行通信。該方法實(shí)現(xiàn)簡單,并且穩(wěn)定性較好,適合于采用CAN總線的多路串行通信系統(tǒng)。該技術(shù)已應(yīng)用到實(shí)際中,接受實(shí)踐的檢驗(yàn)。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

摘要:基于DSP和CPLD設(shè)計(jì)了CAN一1553B網(wǎng)關(guān),選擇了1553B總線作為電機(jī)控制系統(tǒng)的主總線,其主要用于操作系統(tǒng)與子控制系統(tǒng)之間的通信。為了更好地完成各節(jié)點(diǎn)之間的通信,采用CAN總線作為子系統(tǒng)總線,構(gòu)建基于CAN...

關(guān)鍵字: 電機(jī)控制網(wǎng)絡(luò) 1553B總線 CPLD

FPGA(Field Programmable Gate Array)是在PAL、GAL等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服...

關(guān)鍵字: FPGA ASIC CPLD

摘 要 :視頻監(jiān)控系統(tǒng)是計(jì)算機(jī)應(yīng)用中的重要領(lǐng)域之一。數(shù)字化攝像頭網(wǎng)絡(luò)化之后,監(jiān)控系統(tǒng)正在不斷引入新的功能,為使現(xiàn)有監(jiān)控系統(tǒng)能更好地應(yīng)對復(fù)雜環(huán)境,滿足不同監(jiān)控要求,就需要追加新功能,在系統(tǒng)架構(gòu)與設(shè)計(jì)上進(jìn)行調(diào)整。因此,如何將...

關(guān)鍵字: 智能監(jiān)控 系統(tǒng)架構(gòu) 模塊化設(shè)計(jì) 接口設(shè)計(jì) 數(shù)據(jù)傳輸 深度相機(jī)

摘要:針對傳統(tǒng)基于單片機(jī)設(shè)計(jì)的出租車計(jì)費(fèi)器系統(tǒng)的諸多不足,提出了一種利用VHDL設(shè)計(jì)的基于CPLD的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)方案。該方案模擬了出租車的啟動(dòng)、停止、暫停、換擋等功能,并用動(dòng)態(tài)掃描電路顯示出租車所走的里程及其所...

關(guān)鍵字: VHDL CPLD 出租車計(jì)費(fèi)器 QuartusII

CAN總線憑借高可靠和實(shí)時(shí)性被廣泛應(yīng)用于汽車電子、軌道交通、醫(yī)療等行業(yè),但隨著應(yīng)用環(huán)境的日益復(fù)雜,CAN總線發(fā)生異常的頻率也隨之增加。如何高效地分析及解決CAN接口異常呢?本文將為您詳細(xì)介紹。??常見異常及解決方法?(1...

關(guān)鍵字: CAN接口

數(shù)字集成電路有兩種類型:ASIC和FPGA(現(xiàn)場可編程門陣列)。專用集成電路(ASIC)有一個(gè)預(yù)先定義的特定硬件功能,在生產(chǎn)后不能重新編程。但FPGA可以在制造后可無限編程。

關(guān)鍵字: FPGA CPLD Intel

為增進(jìn)大家對功耗的了解程度,本文將對CPLD中的降低功耗的技術(shù)予以介紹。

關(guān)鍵字: 功耗 指數(shù) CPLD

Xilinx FPGA 提供可簡化接口設(shè)計(jì)的 I/O 模塊和邏輯資源。盡管如此,這些 I/O 模塊以及額外的邏輯仍需設(shè)計(jì)人員在源 RTL 代碼中配置、驗(yàn)證、執(zhí)行,并正確連接到系統(tǒng)的其余部分

關(guān)鍵字: FPGA Xilinx 存儲(chǔ)器 接口設(shè)計(jì) 電源技術(shù)解析

引 言 PCI 總線(Peripheral Component Interconnect)是Intel公司推出的一種高性能32/64位局部總線,最大數(shù)據(jù)傳輸速率為132~264MB/s,是目前使用較為廣泛的一種總...

關(guān)鍵字: pci總線 接口設(shè)計(jì) 數(shù)據(jù)采集 電源技術(shù)解析 雷達(dá)視頻

實(shí)際上,每個(gè)產(chǎn)品設(shè)計(jì)必須經(jīng)歷數(shù)字提取和真實(shí)模擬世界。設(shè)計(jì)前期的一些考慮將焦點(diǎn)放在接口設(shè)計(jì)上。 20世紀(jì)后半葉的技術(shù)創(chuàng)新達(dá)到空前的速度。不像以前,這個(gè)時(shí)期的許多進(jìn)

關(guān)鍵字: 接口設(shè)計(jì) 電源技術(shù)解析 建立橋路

嵌入式教程

6897 篇文章

關(guān)注

發(fā)布文章

編輯精選

技術(shù)子站

關(guān)閉