隨著半導(dǎo)體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又將導(dǎo)致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗已經(jīng)成為深亞微米集成電路設(shè)計(jì)中的一個(gè)重要考慮因素。為了使產(chǎn)品更具競爭力，工業(yè)界對芯片設(shè)計(jì)的要求已從單純追求高性能、小面積轉(zhuǎn)為對性能、面積、功耗的綜合要求。而微處理器作為數(shù)字系統(tǒng)的核心部件，其低功耗設(shè)計(jì)對降低整個(gè)系統(tǒng)的功耗具有重要的意義。

　　本文首先介紹了微處理器的功耗來源，重點(diǎn)介紹了常用的低功耗設(shè)計(jì)技術(shù)，并對今后低功耗微處理器設(shè)計(jì)的研究方向進(jìn)行了展望。

　　1 微處理器的功耗來源

　　研究微處理器的低功耗設(shè)計(jì)技術(shù)，首先必須了解它的功耗來源。高層次仿真得出的結(jié)論如圖1所示。

　　從圖1中可以看出，時(shí)鐘單元(Clock)功耗最高，因?yàn)闀r(shí)鐘單元有時(shí)鐘發(fā)生器、時(shí)鐘驅(qū)動(dòng)、時(shí)鐘樹和鐘控單元的時(shí)鐘負(fù)載;數(shù)據(jù)通路(Datapath)是僅次于時(shí)鐘單元的部分，其功耗主要來自運(yùn)算單元、總線和寄存器堆。除了上述兩部分，還有存儲(chǔ)單元(Memory)，控制部分和輸入/輸出 (Control，I/O)。存儲(chǔ)單元的功耗與容量相關(guān)。

　　如圖2所示，CMOS電路功耗主要由3部分組成：電路電容充放電引起的動(dòng)態(tài)功耗，結(jié)反偏時(shí)漏電流引起的功耗和短路電流引起的功耗。其中，動(dòng)態(tài)功耗是最主要的，占了總功耗的90%以上，表達(dá)式如下：

　　式中：f為時(shí)鐘頻率，C1為節(jié)點(diǎn)電容，α為節(jié)點(diǎn)的翻轉(zhuǎn)概率，Vdd為工作電壓。

[!--empirenews.page--]

　　2 常用的低功耗設(shè)計(jì)技術(shù)

　　低功耗設(shè)計(jì)足一個(gè)復(fù)雜的綜合性課題。就流程而言，包括功耗建模、評估以及優(yōu)化等;就設(shè)計(jì)抽象層次而言，包括自系統(tǒng)級至版圖級的所有抽象層次。同時(shí)，功耗優(yōu)化與系統(tǒng)速度和面積等指標(biāo)的優(yōu)化密切相關(guān)，需要折中考慮。下面討論常用的低功耗設(shè)計(jì)技術(shù)。

　　2.1 動(dòng)態(tài)電壓調(diào)節(jié)

　　由式(1)可知，動(dòng)態(tài)功耗與工作電壓的平方成正比，功耗將隨著工作電壓的降低以二次方的速度降低，因此降低工作電壓是降低功耗的有力措施。但是，僅僅降低工作電壓會(huì)導(dǎo)致傳播延遲加大，執(zhí)行時(shí)間變長。然而，系統(tǒng)負(fù)載是隨時(shí)間變化的，因此并不需要微處理器所有時(shí)刻都保持高性能。動(dòng)態(tài)電壓調(diào)節(jié)DVS (Dynarnic Voltage Scaling)技術(shù)降低功耗的主要思路是根據(jù)芯片工作狀態(tài)改變功耗管理模式，從而在保證性能的基礎(chǔ)上降低功耗。在不同模式下，工作電壓可以進(jìn)行調(diào)整。為了精確地控制DVS，需要采用電壓調(diào)度模塊來實(shí)時(shí)改變工作電壓，電壓調(diào)度模塊通過分析當(dāng)前和過去狀態(tài)下系統(tǒng)工作情況的不同來預(yù)測電路的工作負(fù)荷。

　　2.2 門控時(shí)鐘和可變頻率時(shí)鐘

　　如圖1所示，在微處理器中，很大一部分功耗來自時(shí)鐘。時(shí)鐘是惟一在所有時(shí)間都充放電的信號，而且很多情況下引起不必要的門的翻轉(zhuǎn)，因此降低時(shí)鐘的開關(guān)活動(dòng)性將對降低整個(gè)系統(tǒng)的功耗產(chǎn)牛很大的影響。門控時(shí)鐘包括門控邏輯模塊時(shí)鐘和門控寄存器時(shí)鐘。門控邏輯模塊時(shí)鐘對時(shí)鐘網(wǎng)絡(luò)進(jìn)行劃分，如果在當(dāng)前的時(shí)鐘周期內(nèi)，系統(tǒng)沒有用到某些邏輯模塊，則暫時(shí)切斷這些模塊的時(shí)鐘信號，從而明顯地降低開關(guān)功耗。圖3為采用“與”門實(shí)現(xiàn)的時(shí)鐘控制電路。門控寄存器時(shí)鐘的原理是當(dāng)寄存器保持?jǐn)?shù)據(jù)時(shí)，關(guān)閉寄存器時(shí)鐘，以降低功耗。然而，門控時(shí)鐘易引起毛刺，必須對信號的時(shí)序加以嚴(yán)格限制，并對其進(jìn)行仔細(xì)的時(shí)序驗(yàn)證。

　　另一種常用的時(shí)鐘技術(shù)就是可變頻率時(shí)鐘。它根據(jù)系統(tǒng)性能要求，配置適當(dāng)?shù)臅r(shí)鐘頻率以避免不必要的功耗。門控時(shí)鐘實(shí)際上是可變頻率時(shí)鐘的一種極限情況(即只有零和最高頻率兩種值)，因此，可變頻率時(shí)鐘比門控時(shí)鐘技術(shù)更加有效，但需要系統(tǒng)內(nèi)嵌時(shí)鐘產(chǎn)生模塊PLL，增加了設(shè)計(jì)復(fù)雜度。去年Intel公司推出的采用先進(jìn)動(dòng)態(tài)功耗控制技術(shù)的Montecito處理器，就利用了變頻時(shí)鐘系統(tǒng)。該芯片內(nèi)嵌一個(gè)高精度數(shù)字電流表，利用封裝上的微小電壓降計(jì)算總電流;通過內(nèi)嵌的一個(gè)32位微處理器來調(diào)整主頻，達(dá)到64級動(dòng)態(tài)功耗調(diào)整的目的，大大降低了功耗。