單片機的設計要注意的事項

1.降低外時鐘頻率

外時鐘是高頻的噪聲源，除能引起對本應用系統(tǒng)的干擾之外，還可能產(chǎn)生對外界的干擾,以8051單片機為例

最短指令周期1μs時，外時鐘是12MHz。而同樣速度的Motorola 單片機系統(tǒng)時鐘只需4MHz微控制器產(chǎn)生的最有影響的高頻噪聲大約是時鐘頻率的3倍

2.低噪聲系列單片機

改進的技術將電源、地安排在兩個相鄰的引腳上,外部去耦電容在PCB設計上更容易安排

3.時鐘監(jiān)測電路、看門狗技術與低電壓復位

時鐘監(jiān)控有效與省電指令STOP是一對矛盾。只能使用其中之一。 看門狗技術是監(jiān)測應用程序中的一段定時中斷低電壓復位技術是監(jiān)測單片機電源電壓，當電壓低于某一值時產(chǎn)生復位信號。由于單片機技術的發(fā)展，單片機本身對電源電壓范圍的要求越來越寬。電源電壓從當初的5V降至3.3V并繼續(xù)下降到2.7V、2.2V、1.8V。在是否使用低電壓復位功能時應根據(jù)具體應用情況權衡一下

4. EFT技術

毛刺會成為觸發(fā)信號干擾正常的時鐘信號。交替使用施密特電路和RC濾波可以使這類毛刺不起作用，這就是EFT技術

5.軟件方面的措施

單片機本身在指令設計上也有一些抗干擾的考慮

以上提到的是當前廣泛使用的單片機應該具有的內(nèi)部抗干擾措施。在選用單片機時，要檢查一下這些性能是否都有，以求設計出可靠性高的系統(tǒng)。這里要提醒的是最后對不用的ROM要做處理。原則是萬一程序落到這里可以自恢復。

用于單片機系統(tǒng)的干擾抑制元件

1.去耦電容

每個集成電路的電源、地之間應配置一個去耦電容, 吸收或提供該集成電路內(nèi)部三極管導通、截止引起的電流變化(di/dt)，從而降低系統(tǒng)噪聲, 要選高頻特性好的獨石電容或瓷片電容作去耦電容。每塊印制電路板電源引入的地方要安放一只大容量的儲能電容。鉭電容則比電解電容效果更好,使用時要與去耦電容成對使用

2.抑制高頻的電感

用粗漆包線穿入軸向有幾個孔的鐵氧體芯，就構成了高頻扼制器件。將其串入電源線或地線中可阻止高頻信號從電源/地線引入。這種元件特別適用于隔開一塊印制電路板上的模擬電路區(qū)、數(shù)字電路區(qū)、以及大功率驅動區(qū)的供電。應該注意的是它必須放在該區(qū)儲能電容與電源之間而不能放在儲能電容與用電器件之間

3.自恢復保險絲

這是用一種新型高分子聚合材料制成的器件，當電流低于其額定值時，它的直流電阻只有零點幾歐。而電流大到一定程度，它的阻值迅速升高，引起發(fā)熱，而越熱電阻越大，從而阻斷電源電流。當溫度降下來以后能自動恢復正常。這種器件可防止CMOS器件在遇到強沖擊型干擾時引起所謂“可控硅觸發(fā)”現(xiàn)象。這種現(xiàn)象指集成電路硅片的基體變得導通，從而引起電流增大，導致CMOS集成電路發(fā)熱乃至燒毀。

4.防雷擊器件

室外使用的單片機系統(tǒng)或電源線、信號線從室外架空引入室內(nèi)的，要考慮系統(tǒng)的防雷擊問題

氣體放電管TVS, 這類元器件要和抗共模和抗差模干擾的電感配合使用以提高抗干擾效果。

提高單片機系統(tǒng)抗干擾能力的主要手段

1.接地

這里的接地指接大地，也稱作保護地。為單片機系統(tǒng)提供良好的地線，對提高系統(tǒng)的抗干擾能力極為有益。特別是對有防雷擊要求的系統(tǒng)，良好的接地至關重要為單片機供電的電源的地俗稱邏輯地，它們和大地的地的關系可以相通、浮空、或接一電阻，要視應用場合而定。不能把地線隨便接在暖氣管子上。絕對不能把接地線與動力線的火線、零線中的零線混淆

2.隔離與屏蔽

典型的信號隔離是光電隔離。屏蔽則是用來隔離空間輻射的，對噪聲特別大的部件，如開關電源，用金屬盒罩起來。對特別怕干擾的模擬電路，如高靈敏度的弱信號放大電路可屏蔽起來。而重要的是金屬屏蔽本身必須接真正的地

3.濾波

濾波器的配置指標是插入損耗。插入損耗過低起不到抑制噪聲的作用，而過高的插入損耗會導致“漏電”，

印制電路板的布線與工藝

印制電路板的設計對單片機系統(tǒng)能否抗干擾非常重要。要本著盡量控制噪聲源、盡量減小噪聲的傳播與耦合，盡量減小噪聲的吸收這三大原則設計印制電路板和布線。當你設計單片機用印制電路板時，不仿對照下面的條條檢查一下。

·印制電路板要合理區(qū)分，單片機系統(tǒng)通?？煞秩齾^(qū)，即模擬電路區(qū)(怕干擾)，數(shù)字電路區(qū)(即怕干擾、又產(chǎn)生干擾)，功率驅動區(qū)(干擾源)。

·印刷板按單點接電源、單點接地原則送電。三個區(qū)域的電源線、地線由該點分三路引出。噪聲元件與非噪聲元件要離得遠一些。

·時鐘振蕩電路、特殊高速邏輯電路部分用地線圈起來。讓周圍電場趨近于零。

·I/O驅動器件、功率放大器件盡量靠近印刷板的邊，靠近引出接插件。

·能用低速的就不用高速的,高速器件只用在關鍵的地方。

·使用滿足系統(tǒng)要求的最低頻率的時鐘，時鐘產(chǎn)生器要盡量靠近用到該時鐘的器件。

·石英晶體振蕩器外殼要接地，時鐘線要盡量短，且不要引得到處都是。

·使用450的折線布線，不要使用900折線,以減小高頻信號的發(fā)射。

·單面板、雙面板，電源線、地線要盡量的粗。信號線的過孔要盡量少。

·4 層板比雙面板噪聲低20dB。6層板比4層板噪聲低10dB。經(jīng)濟條件允許時盡量用多層板。

·關鍵的線盡量短并要盡量粗，并在兩邊加上保護地。將敏感信號和噪聲場帶信號通過一條扁帶電纜引出的話，要用地線-信號-地線-信號-地線......的方式引出。

·石英振蕩器下面、噪聲敏感器件下面要加大地的面積而不應該走其它信號線。

·任何信號線都不要形成環(huán)路，如不可避免，環(huán)路應盡量小。

·時鐘線垂直于I/O線比平行于I/O線干擾小，時鐘線要遠離I/O線。

·對A/D類器件，數(shù)字部分與模擬部分寧可繞一下也不要交叉。噪聲敏感線不要與高速線、大電流線平行。

·單片機及其它IC電路，如有多個電源、地端的話，每端都要加一個去耦電容。

·單片機不用的I/O端口要定義成輸出。

·每個集成電路要加一個去耦電容，要選高頻信號好的獨石電容式瓷片電容作去耦電容。去耦電容焊在印制電路板上時，引腳要盡量短。

·從高噪聲區(qū)來的信號要加濾波。繼電器線圈處要加放電二極管?？梢杂么粋€電阻的辦法來軟化I/O線的跳變沿或提供一定的阻尼。

·用大容量的鉭電容或聚脂電容而不用電解電容作電路充電的儲能電容。因為電解電容分布電感較大，對高頻無效。使用電解電容時要與高特性好的去耦電容成對使用。

·需要時，電源線、地線上可加用銅線繞制鐵氧體而成的高頻扼流器件阻斷高頻噪聲的傳導。

·弱信號引出線、高頻、大功率引出電纜要加屏蔽。引出線與地線要絞起來。

·印刷板過大、或信號線頻率過高，使得線上的延遲時間大于等于信號上升時間時，該線要按傳輸線處理，要加終端匹配電阻。

·盡量不要使用IC 插座，把IC直接焊在印刷板上，IC座有較大的分布電容。

擴展閱讀:單片機常見問題10問