最近斯坦福大學(xué)研制出了首個三維碳納米管結(jié)構(gòu)電路，這項成果可能標(biāo)志著科學(xué)家在研制納米管計算機方面又取得了一項重要的進(jìn)展，納米管計算機相比現(xiàn)有的硅半導(dǎo)體計算機在運算速度和省電性能方面擁有較大的優(yōu)勢。盡管納米管計算機還需要10年左右的時間才有可能投入實用，但斯坦福大學(xué)的這項研究成果證明人類完全 可以使用碳納米管技術(shù)制造出疊層結(jié)構(gòu)的集成電路。疊層結(jié)構(gòu)的集成電路單位體積內(nèi)的運算效能較高，此外這種電路在散熱性能方面也具備一定優(yōu)勢。

　　據(jù)IBM公司最近的一項研究結(jié)果顯示，在功耗水平相當(dāng)?shù)臈l件下，使用碳納米管技術(shù)制造的電路在運行速度上要比傳統(tǒng)的硅半導(dǎo)體電路塊5倍以上。IBM華生研發(fā)中心的高管Zhihong Chen稱：“雖然我們可以不斷縮小硅晶體管的尺寸，但其尺寸縮小到一定的等級之后，其性能表現(xiàn)便會越來越無法符合設(shè)計的要求。為此，我們一直在尋找一種可以替代硅半導(dǎo)體材料的新材料?！?/p>

　　此前科學(xué)家們在試驗室里已經(jīng)成功使用納米管制造出了單個晶體管，不過要把這些單獨的晶體管相互連接在一起，組成較大規(guī)模的集成電路則是非常困難的一件事，因為此前人們普遍認(rèn)為要控制好集成電路中每一個納米管晶體管的制作質(zhì)量幾乎是不可能的事。不過斯坦福大學(xué)的科研人員則在上周舉辦的國際電子器件大會( International Electron Devices Meeting)上，介紹了完成這種“不可能任務(wù)”的一種方法。

　　斯坦福大學(xué)電子工程學(xué)教授H.-S. Philip Wong稱：“當(dāng)我們制造大量納米級元件時，我們不能過于理想化，要求電路中的每一個納米級元件都能被完美無缺地制造出來?！痹谥圃焯技{米管集成電路時，電路內(nèi)部會生成半導(dǎo)體納米管和金屬納米管兩種可能導(dǎo)致電路短路的有害結(jié)構(gòu)。另外，碳納米管集成電路中，一部分納米管會沿著直線的方向生長，但另外一部分納米管則會出現(xiàn)彎曲現(xiàn)象，這是另一個碳納米管集成電路所需要解決的問題。盡管化學(xué)家們正在想辦法讓納米管盡量延直線方向生長，并保證碳納米管的制造過程中不會生成半導(dǎo)體/金屬等雜質(zhì)。但斯坦福大學(xué)的科學(xué)家則構(gòu)思出了另外一種方法來應(yīng)對這兩個問題。

　　他們的思路是正視納米管電路中很難去除半導(dǎo)體/金屬雜質(zhì)的問題，并想辦法盡量消除這些雜質(zhì)的影響。斯坦福大學(xué)的教授Subhasish Mitra稱：“我們找到了一種允許電路中存在金屬納米管結(jié)構(gòu)，并能保證這些雜質(zhì)不會對集成電路造成不良影響的方法?！?/p>

　　斯坦福的研究人員首先在石英基體上生成碳納米管結(jié)構(gòu)，然后再采用壓印技術(shù)把這些碳納米管壓制到硅晶圓上，并在這些納米管的頂部制造出金屬電極，而碳納米管和硅晶圓之間則以絕緣層隔開形成背柵(Back Gate)結(jié)構(gòu)，這樣便可以將半導(dǎo)體材質(zhì)的納米管關(guān)閉，隨后科學(xué)家會向前面制出的金屬電極通電，利用電流將納米管中的金屬雜質(zhì)燒盡(碳納米管可通過的電流比金屬材料大的多)，然后再在納米管的頂部制出頂柵(Top Gate)結(jié)構(gòu)，最后采用蝕刻方法將頂部留下的多余金屬電極消除。重復(fù)以上的步驟，便可以制造出堆疊式的三維碳納米管電路。

　　在這一系列工序中，碳納米管的壓印技術(shù)(Stamping process)是制造納米管堆疊層的關(guān)鍵技術(shù)，這種技術(shù)能在低溫狀態(tài)下制造電路，而保持低溫狀態(tài)則可以保證電路中的金屬觸點不會融化變形，斯坦福大學(xué)的研究人員去年曾經(jīng)展示過這種壓印技術(shù)。

　　目前斯坦福大學(xué)的研究人員已經(jīng)可以使用這種技術(shù)制造出相當(dāng)于1960年代硅半導(dǎo)體電路水平的簡單電路，這種電路可以用于一些簡單的計算，數(shù)據(jù)存儲等應(yīng)用場合。目前他們已經(jīng)能夠在1微米的尺寸內(nèi)制造出5-10個碳納米管，但斯坦福大學(xué)的研究人員還計劃在現(xiàn)有成果的基礎(chǔ)上，制造出更復(fù)雜的碳納米管技術(shù)，他們的目標(biāo)是能在1微米的尺寸范圍內(nèi)制造出100個納米管，這樣才能讓碳納米管電路具備足夠的性能水平。