東電電子（TEL）與荏原制作所宣布，雙方已就實施有關(guān)2Xnm工藝用銅（Cu）布線技術(shù)的聯(lián)合評測達成一致。針對TEL面向銅布線開發(fā)的底層形成技術(shù)使用的釕（Ru），該公司將與CMP（化學機械研磨）設備廠商荏原制作所共同實施成膜技術(shù)及CMP技術(shù)的聯(lián)合評測。

銅布線相關(guān)領(lǐng)域是制造裝置廠商激烈競爭的領(lǐng)域之一。該領(lǐng)域因銅布線的應用范圍由邏輯LSI擴大到閃存及DRAM，市場有望進一步擴大，因此，現(xiàn)有廠商之間競爭激烈，新廠商涉足該領(lǐng)域的熱情也十分高漲。另外，從3Xnm工藝到2Xnm工藝之間，存在的技術(shù)問題日益顯現(xiàn)，因此，如果能夠開發(fā)出可解決這些問題的新技術(shù)，新廠商及份額較低的廠商就可能會獲得較高的份額。

具體的技術(shù)問題是，隨著工藝技術(shù)微細化至3Xnm或2Xnm，在微細通孔中嵌入銅越來越困難。對此，在銅布線領(lǐng)域擁有業(yè)績的美國應用材料（AMAT）及美國NovellusSysytems等目前正在改進現(xiàn)有技術(shù)。TEL力爭通過開發(fā)新技術(shù)涉足該領(lǐng)域并獲得市場份額。TEL開發(fā)的技術(shù)是，利用濺鍍機使用于鍍銅的底層、5nm厚的鈦（Ti）阻擋層成膜，并利用CVD在上面形成2nm厚的釕Liner層薄膜。另外，銅籽晶層成膜不成膜均可。

此次，為了普及推廣該技術(shù)，TEL與荏原就實施聯(lián)合評測達成了一致。雙方的目標是，通過融合TEL的成膜技術(shù)與荏原的CMP技術(shù)，確立適用于2Xnm工藝半導體量產(chǎn)的工藝整合技術(shù)，今后由兩公司提供采用該技術(shù)的制造裝置等。另外，還會實施將此次的技術(shù)用于硅通孔（through siliconvia：TSV）的聯(lián)合評測。實施這樣的聯(lián)合評測，TEL的用意在于促使半導體廠商采用該公司的技術(shù)，對于荏原而言，好處在于半導體廠商在采用TEL的技術(shù)時，更易同時采用荏原的CMP裝置。

此次實施聯(lián)合評測的地點有TEL的山梨縣韮崎基地，荏原位于神奈川縣藤澤市的基地，以及美國納米科學與工程學院（CNSE）的奧爾巴尼納米技術(shù)中心（AlbanyNanoTech）3處。在CNSE-Abany，TEL和荏原將在分配給自己的時間內(nèi)使用該中心的設備，僅在兩公司間實施評測。（記者：長廣 恭明）