瑞薩通過(guò)標(biāo)準(zhǔn)CMOS實(shí)現(xiàn)28nm工藝DRAM混載技術(shù)
[導(dǎo)讀]瑞薩電子開(kāi)發(fā)出了利用與標(biāo)準(zhǔn)CMOS工藝相近的方法在邏輯LSI中混載DRAM的技術(shù)（圖1）。該項(xiàng)技術(shù)面向28nm工藝以后的產(chǎn)品，瑞薩電子將把該工藝的SoC（SystemonaChip）生產(chǎn)全面委托給代工企業(yè)。瑞薩電子計(jì)劃通過(guò)該項(xiàng)技術(shù)，
瑞薩電子開(kāi)發(fā)出了利用與標(biāo)準(zhǔn)CMOS工藝相近的方法在邏輯LSI中混載DRAM的技術(shù)（圖1）。該項(xiàng)技術(shù)面向28nm工藝以后的產(chǎn)品，瑞薩電子將把該工藝的SoC（SystemonaChip）生產(chǎn)全面委托給代工企業(yè)。
瑞薩電子計(jì)劃通過(guò)該項(xiàng)技術(shù)，把由外部供應(yīng)商面向代工企業(yè)的標(biāo)準(zhǔn)CMOS工藝而開(kāi)發(fā)的IP內(nèi)核，與DRAM一起配備在SoC中。原因是該技術(shù)將成為開(kāi)發(fā)負(fù)擔(dān)越來(lái)越重的尖端工藝SoC的“短時(shí)間低成本開(kāi)發(fā)方法”（瑞薩電子技術(shù)開(kāi)發(fā)總部先行研究統(tǒng)括部長(zhǎng)渡邊啟仁）。瑞薩在2010年12月于美國(guó)舊金山舉行的半導(dǎo)體制造技術(shù)國(guó)際會(huì)議“IEDM2010”上公布了該項(xiàng)技術(shù)的詳細(xì)情況。
在布線層中嵌入電容器
為實(shí)現(xiàn)DRAM混載LSI，迄今需要特殊的制造技術(shù)。原因是原來(lái)難以在晶體管層和布線層中嵌入DRAM的電容器，需要嵌入電容器的二氧化硅（SiO2）層。具體方法是在晶體管層的上面積層SiO2層并嵌入電容器，然后在其上面設(shè)置布線層。
據(jù)瑞薩介紹，迄今由于存在該SiO2層，很難與邏輯LSI一樣以標(biāo)準(zhǔn)CMOS工藝來(lái)制造DRAM混載LSI，制造技術(shù)和電路設(shè)計(jì)的大部分“均采用自主標(biāo)準(zhǔn)”（渡邊）。由于難以沿用面向標(biāo)準(zhǔn)CMOS工藝開(kāi)發(fā)的IP內(nèi)核，所以SoC開(kāi)發(fā)時(shí)間的延長(zhǎng)和開(kāi)發(fā)成本的增加就無(wú)法避免。
因此，瑞薩此次開(kāi)發(fā)出了在布線層的低介電率（low-k）膜中嵌入電容器的方法。由此可以無(wú)需SiO2層，并通過(guò)與標(biāo)準(zhǔn)CMOS工藝幾乎相同的工藝來(lái)混載DRAM?；旧希恍柙谶壿婰SI的布線工藝中追加嵌入電容器這一工藝即可。
該方法與原方法相比，可以輕松支持DRAM混載LSI實(shí)現(xiàn)細(xì)微化。原因是新方法無(wú)需使用旁路連接器（BypassContact），由此可以減少寄生電阻和寄生電容。旁路連接器是為了連接邏輯LSI用晶體管和布線層，穿過(guò)SiO2層而設(shè)置的金屬線纜。在28nm以后工藝中，很可能會(huì)由于起因于旁路連接器寄生電阻和寄生電容的信號(hào)延遲，而導(dǎo)致LSI的處理性能下降。
在low-k膜中嵌入電容器時(shí)，存在幾個(gè)技術(shù)課題。最大課題是在low-k膜上開(kāi)孔、然后通過(guò)CVD法嵌入電容器時(shí)，金屬電極用原料氣會(huì)擴(kuò)散到多孔質(zhì)low-k膜中。這樣一來(lái)，low-k膜的絕緣破壞強(qiáng)度就會(huì)降低。
采用CVD法形成TiN膜時(shí)，如果金屬原料氣擴(kuò)散到多孔質(zhì)low-k膜中，容易使絕緣破壞強(qiáng)度發(fā)生劣化。此次，使尺寸較大的有機(jī)Ti分子在未分解的狀態(tài)下吸附在多孔質(zhì)low-k膜上，從而防止了該現(xiàn)象。圖表由本網(wǎng)站根據(jù)瑞薩電子的發(fā)布資料制作而成。
瑞薩此次對(duì)電容器下部電極中使用的TiN膜的成膜方法進(jìn)行了改進(jìn)，從而克服了該課題。具體方法是，使尺寸比多孔質(zhì)low-k膜上的空孔還要大的有機(jī)Ti分子，在未分解的情況下吸附在多孔質(zhì)low-k膜表面上。如果通過(guò)這個(gè)有機(jī)Ti分子的氮化反應(yīng)來(lái)使TiN膜成膜，那么包含Ti在內(nèi)的原料氣就不會(huì)擴(kuò)散到多孔質(zhì)low-k膜中。
此次方法的通用性較高，還有望推廣到在邏輯LSI中混載新型非易失性存儲(chǔ)器的技術(shù)中。例如，可以通過(guò)將DRAM用電容器替換為T(mén)MR（通道磁阻）元件來(lái)混載MRAM。
瑞薩電子計(jì)劃通過(guò)該項(xiàng)技術(shù)，把由外部供應(yīng)商面向代工企業(yè)的標(biāo)準(zhǔn)CMOS工藝而開(kāi)發(fā)的IP內(nèi)核，與DRAM一起配備在SoC中。原因是該技術(shù)將成為開(kāi)發(fā)負(fù)擔(dān)越來(lái)越重的尖端工藝SoC的“短時(shí)間低成本開(kāi)發(fā)方法”（瑞薩電子技術(shù)開(kāi)發(fā)總部先行研究統(tǒng)括部長(zhǎng)渡邊啟仁）。瑞薩在2010年12月于美國(guó)舊金山舉行的半導(dǎo)體制造技術(shù)國(guó)際會(huì)議“IEDM2010”上公布了該項(xiàng)技術(shù)的詳細(xì)情況。
在布線層中嵌入電容器
為實(shí)現(xiàn)DRAM混載LSI，迄今需要特殊的制造技術(shù)。原因是原來(lái)難以在晶體管層和布線層中嵌入DRAM的電容器，需要嵌入電容器的二氧化硅（SiO2）層。具體方法是在晶體管層的上面積層SiO2層并嵌入電容器，然后在其上面設(shè)置布線層。
據(jù)瑞薩介紹，迄今由于存在該SiO2層，很難與邏輯LSI一樣以標(biāo)準(zhǔn)CMOS工藝來(lái)制造DRAM混載LSI，制造技術(shù)和電路設(shè)計(jì)的大部分“均采用自主標(biāo)準(zhǔn)”（渡邊）。由于難以沿用面向標(biāo)準(zhǔn)CMOS工藝開(kāi)發(fā)的IP內(nèi)核，所以SoC開(kāi)發(fā)時(shí)間的延長(zhǎng)和開(kāi)發(fā)成本的增加就無(wú)法避免。
因此，瑞薩此次開(kāi)發(fā)出了在布線層的低介電率（low-k）膜中嵌入電容器的方法。由此可以無(wú)需SiO2層，并通過(guò)與標(biāo)準(zhǔn)CMOS工藝幾乎相同的工藝來(lái)混載DRAM?；旧希恍柙谶壿婰SI的布線工藝中追加嵌入電容器這一工藝即可。
該方法與原方法相比，可以輕松支持DRAM混載LSI實(shí)現(xiàn)細(xì)微化。原因是新方法無(wú)需使用旁路連接器（BypassContact），由此可以減少寄生電阻和寄生電容。旁路連接器是為了連接邏輯LSI用晶體管和布線層，穿過(guò)SiO2層而設(shè)置的金屬線纜。在28nm以后工藝中，很可能會(huì)由于起因于旁路連接器寄生電阻和寄生電容的信號(hào)延遲，而導(dǎo)致LSI的處理性能下降。
在low-k膜中嵌入電容器時(shí)，存在幾個(gè)技術(shù)課題。最大課題是在low-k膜上開(kāi)孔、然后通過(guò)CVD法嵌入電容器時(shí)，金屬電極用原料氣會(huì)擴(kuò)散到多孔質(zhì)low-k膜中。這樣一來(lái)，low-k膜的絕緣破壞強(qiáng)度就會(huì)降低。
采用CVD法形成TiN膜時(shí)，如果金屬原料氣擴(kuò)散到多孔質(zhì)low-k膜中，容易使絕緣破壞強(qiáng)度發(fā)生劣化。此次，使尺寸較大的有機(jī)Ti分子在未分解的狀態(tài)下吸附在多孔質(zhì)low-k膜上，從而防止了該現(xiàn)象。圖表由本網(wǎng)站根據(jù)瑞薩電子的發(fā)布資料制作而成。
瑞薩此次對(duì)電容器下部電極中使用的TiN膜的成膜方法進(jìn)行了改進(jìn)，從而克服了該課題。具體方法是，使尺寸比多孔質(zhì)low-k膜上的空孔還要大的有機(jī)Ti分子，在未分解的情況下吸附在多孔質(zhì)low-k膜表面上。如果通過(guò)這個(gè)有機(jī)Ti分子的氮化反應(yīng)來(lái)使TiN膜成膜，那么包含Ti在內(nèi)的原料氣就不會(huì)擴(kuò)散到多孔質(zhì)low-k膜中。
此次方法的通用性較高，還有望推廣到在邏輯LSI中混載新型非易失性存儲(chǔ)器的技術(shù)中。例如，可以通過(guò)將DRAM用電容器替換為T(mén)MR（通道磁阻）元件來(lái)混載MRAM。
下載文檔本站聲明： 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點(diǎn)，本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀
Sep. 22, 2022 ---- 據(jù)TrendForce集邦咨詢研究顯示，在高通脹影響下，消費(fèi)性產(chǎn)品需求疲軟，旺季不旺，第三季存儲(chǔ)器位元消耗與出貨量持續(xù)呈現(xiàn)季減，各終端買(mǎi)方因存儲(chǔ)器需求明顯下滑而延緩采購(gòu)，導(dǎo)致供應(yīng)商庫(kù)...
關(guān)鍵字： TrendForce集邦咨詢 DRAM（全球TMT2022年9月22日訊）DRAM市場(chǎng)出現(xiàn)急劇下滑 研究機(jī)構(gòu)IC Insights日前表示，DRAM市場(chǎng)出現(xiàn)急劇下滑。6月份全球DRAM產(chǎn)品銷(xiāo)售額環(huán)比下滑36%，7月份再次環(huán)比下滑21%，較5月...
關(guān)鍵字： DRAM 可持續(xù)發(fā)展 INSIGHT 手機(jī)
廠商專(zhuān)欄
熱門(mén)文章
- 稚暉君機(jī)器人公司否認(rèn)借殼上市 回應(yīng)：只是收購(gòu)了一家上市公司
- 尊湃芯片竊密案宣判：創(chuàng)始人獲刑6年，華為勝訴！
- 突發(fā)！美國(guó)科技巨頭上海AI研究院解散
- 深入解讀MOS管
- 美國(guó)服“軟”！解除EDA出口限制，芯片設(shè)計(jì)不再卡脖子
- 深度解析阻抗匹配網(wǎng)絡(luò)——L型、pi型與T型
- 小華四開(kāi)關(guān)BUCK-BOOST參考設(shè)計(jì)助力雙向DC/DC電源開(kāi)發(fā)
- 阿里最新17位合伙人名單出爐：9人退出 無(wú)新增
- CAN總線的工作原理是什么？CAN總線和LIN總線有什么區(qū)別？
- 您的低電流測(cè)量精度如何？
編輯精選
更多
論壇活動(dòng)
更多
論壇熱帖
技術(shù)子站
更多
