你還在為了省錢而利用5x-10x等級的設計工具嗎？

當今的電路設計小組正用老一代電路設射頻仿真工具進行下一代模擬/射頻電路設計。可以預計，結(jié)果并不是那么令人滿意。你上次聽到“Tape out遲了”，“我們需要再一次的respin”或者“這不滿足規(guī)范要求”等是什么時候，如果已經(jīng)有一段時間，那么不需要再往下看，如果這些聽起來那么耳熟，很可能你的公司領導層不知道公司已經(jīng)在小事上精明，大事上卻糊涂了。

新一代的電路分析工具相當精確，可以比傳統(tǒng)的模擬和射頻電路仿真更為精確，魯棒特性控制更大型的設計，得到結(jié)果的速度比5x-10x快。他們已經(jīng)確實是把設計的周期從幾個月變成幾周，幾周變成幾天，甚至是幾個小時，幾分鐘。常規(guī)性設計人員懷疑讓人如此振奮的技術。電路設計習慣于在準確性和性能方面平衡，這兩方面卻很難同時達到最佳狀況。

在未來幾年，這些精確的電路分析工具將普及起來。過渡期面臨的問題在于是主動運用這些工具還是在激烈競爭中被迫使用這些工具。

千兆赫納米級CMOS模擬/射頻電路

用戶總是不滿足地要求更高的性能，移動設備，多媒體電子設備給納米級CMOS的高集成千兆赫模擬/射頻電路創(chuàng)造了巨大的市場。生產(chǎn)此類產(chǎn)品的半導體公司獲得了和豐厚的回報和市場價值。電路和射頻仿真在很大程度上是相同的，而電路的復雜性和性能卻大大增加。

以電路仿真為例，SPICE仿真器是模擬/射頻設計的主干部分，但是卻是非常過時的工具。SPICE主流工具是25年前開發(fā)的。它的核心算法只是為簡單，單一頻率，近似線性的電路。噪聲，功率，非線性明顯，高品質(zhì)，寄生現(xiàn)象，多變量卻在首要考慮范圍之外，而且不支持大于100,000個三極管的電路。準確性受到挑戰(zhàn)，今天的SPICE并對于復雜的電路的導致的結(jié)果是忽略了出帶，不符合規(guī)范等等。

設計人員跳出他們的方式試圖改變技術，采用其他可以平衡準確性和性能的方式。

優(yōu)秀的工程師信奉如果“不進行測試，則不成功”，但當核心工具和測試之間的差距增大時該怎么辦？

模擬/射頻的思維轉(zhuǎn)變

半導體行業(yè)似乎沒有對現(xiàn)有工具和現(xiàn)行設計之間的距離有很深的重視。在驗證和設計之間存在巨大的差距。下面是一些目前的設計中不能進行驗證的例子：

Top-level performance analysis
最上層的性能分析

Transient analysis of critical sub-circuits
嚴格環(huán)境下子電路的瞬時分析

DC operating point analysis
直流工作點分析

Extensive corner & Monte Carlo analysis
廣闊的Corner和蒙特卡羅分析

Post-layout verification
Post-layout驗證

Verification with package inductance
管殼電感驗證

Deterministic & transient noise analysis
確定性和瞬態(tài)噪聲分析

Accurate VCO and PLL phase noise analysis
精確的VCO和PLL相位噪聲分析

Accurate RF analysis for highly nonlinear blocks
精確的高非線性blocks RF分析

Transmit and receive path multi-tone RF analysis
收發(fā)路徑多頻音RF分析

因為采用的是老工具，設計小組并不能在正真準確地在最上層驗證他們的電路，只能依賴于基本的子電路之間的連接測試，這些沒有太大的代表性，更別提其他的封裝、域、相位噪聲等分析。

幸運的是，創(chuàng)新型的EDA公司幾十年來第一次利用新技術攻克這個領域并清楚了整個體系。產(chǎn)生“更準確，更高速，更豐富的分析工具”使不可能成為可能，并為量子電路提供一個飛躍。不要輕信任何人的話。讓他們在你的設計上獲得證明，如果他們可以，那么他們得到了競爭優(yōu)勢。