當前位置：首頁 > EDA > 電子設(shè)計自動化

法機構(gòu)將于明年9月啟動基于20nm FDSOI的300mm多項目晶片研究計劃

時間：2010-10-03 09:22:34

關(guān)鍵字：晶片 DSO 晶體管電路設(shè)計

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]法國兩家半導體研究機構(gòu)CEA-Leti和Circuits Multi Projets日前宣布，他們將在一項定于明年9月份啟動的300mm多項目晶片研究計劃中采用基于20nm制程的全耗盡型SOI工藝制作這種芯片。這次多項目晶片研究計劃是由歐洲一

法國兩家半導體研究機構(gòu)CEA-Leti和Circuits Multi Projets日前宣布，他們將在一項定于明年9月份啟動的300mm多項目晶片研究計劃中采用基于20nm制程的全耗盡型SOI工藝制作這種芯片。這次多項目晶片研究計劃是由歐洲一個專門研究SOI技術(shù)的學術(shù)團體EuroSOI+負責參與支持的。

所謂的多項目芯片(multi-project wafer：MPW)，指的是在同一片晶圓上采用相同的制程制出不同電路設(shè)計的IC芯片，這樣可以為多家廠商或研究機構(gòu)的IC設(shè)計驗證節(jié)約成本，非常適用于產(chǎn)量較小的研究項目，也可以用作廠商驗證不同電路設(shè)計效果用途。

據(jù)CEA-Leti表示，全耗盡型SOI工藝(FDSOI)相比傳統(tǒng)的體硅工藝具備許多優(yōu)點，其受短溝道效應(yīng)的影響相對較小，同時仍基于傳統(tǒng)的平面型晶體管設(shè)計，這樣便可以延緩廠商轉(zhuǎn)向復(fù)雜的垂直型Finefet晶體管設(shè)計的時間，而且還不需要使用較為復(fù)雜的溝道雜質(zhì)摻雜工藝。

這種FDSOI技術(shù)的基本特色包括：晶體管的溝道采用未經(jīng)摻雜的設(shè)計，絕緣層上硅膜厚度僅為6nm左右，同時采用了HKMG(High-k絕緣層+金屬柵極)柵極結(jié)構(gòu);n型，p型管的門限電壓統(tǒng)一為0.4V。另外開發(fā)者還采用Verilog-A語言編寫了相關(guān)的開發(fā)工具和SPICE數(shù)據(jù)模型，其它有關(guān)的工藝模擬數(shù)據(jù)也相當齊全。

本站聲明：本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。

換一批

中國半導體簡史

1952年，謝希德麻省理工畢業(yè)后，歸國后加入復(fù)旦物理系任教授。中國半導體物理學科和表面物理學科開創(chuàng)者和奠基人，謝先生一生傳奇坎坷，被尊稱為“中國半導體之母”。

關(guān)鍵字：半導體物理學科晶體管

[openIC]

目前晶體管數(shù)目最多的芯片是哪一個？

晶體管最多的芯片幾乎集中在了今年下半年，我們一起來看一下都有哪些吧~阿里平頭哥倚天710 -- 600億晶體管今年10月份，阿里發(fā)布了服務(wù)器級芯片--倚天710。其采用的是5nm工藝，晶體管數(shù)目達到600億，這也是迄今為...

關(guān)鍵字：晶體管芯片倚天710

[美通社全球TMT]

阿吉蘭兄弟控股集團子公司Sandsoft在利雅得設(shè)立移動游戲開發(fā)工作室

（全球TMT2022年10月11日訊）阿吉蘭兄弟控股集團子公司Sandsoft宣布在沙特首都利雅得設(shè)立了移動游戲開發(fā)工作室。Sandsoft致力于成為創(chuàng)新移動游戲的開發(fā)商、發(fā)行商和投資方。工作室的設(shè)立將為該地區(qū)創(chuàng)造80...

關(guān)鍵字：游戲開發(fā) 移動 DSO AN

[產(chǎn)業(yè)新聞]