www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁(yè) > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]在OFC 2015展會(huì)上,賽靈思利用Finisar和TE Connectivity光學(xué)模塊率先演示了最新的100G IEEE 802.3bj RS-FEC IP解決方案21ic訊 賽靈思公司近日宣布推出面向數(shù)據(jù)中心、服務(wù)提供商和企業(yè)級(jí)應(yīng)用的100G IEEE 802.3bj Ree

在OFC 2015展會(huì)上,賽靈思利用Finisar和TE Connectivity光學(xué)模塊率先演示了最新的100G IEEE 802.3bj RS-FEC IP解決方案

21ic訊 賽靈思公司近日宣布推出面向數(shù)據(jù)中心、服務(wù)提供商和企業(yè)級(jí)應(yīng)用的100G IEEE 802.3bj Reed-Solomon FEC (RS-FEC) IP。100G RS-FEC IP能實(shí)現(xiàn)新興的SR4、CWDM4、PSM4或ER4f等光學(xué)解決方案??蛻艨衫觅愳`思100G IEEE 802.3bj RS-FEC LogiCORE™ IP加速設(shè)計(jì)進(jìn)程,率先向市場(chǎng)推出新產(chǎn)品并滿足日益增長(zhǎng)的移動(dòng)和云流量需求。該解決方案還具備低延遲特性,能滿足高性能計(jì)算等時(shí)間敏感型應(yīng)用的需求。100G RS-FEC LogiCORE™ IP解決方案能無(wú)縫連接到運(yùn)行在Virtex® UltraScale™上的賽靈思集成式100G Ethernet MAC IP或100G Ethernet MAC IP軟核。

2015年3月24日至26日在美國(guó)加州洛杉磯會(huì)議中心舉行的2015年第40屆美國(guó)光纖通訊展覽及研討會(huì)(OFC 2015)上,賽靈思利用在多個(gè)演示中展示的Finisar和TE Connectivity (TE) 光學(xué)模塊率先展示了完整的100G RS-FEC IP解決方案。該演示使用Virtex UltraScale VU095 FPGA與Finisar CFP4 ER4f光學(xué)模塊(以太網(wǎng)聯(lián)盟展臺(tái)號(hào):2531)和TE QSFP28 SR4光學(xué)模塊(TE 展臺(tái)號(hào):1417)通信。

100G IEEE 802.3bj RS-FEC LogiCORE IP解決方案現(xiàn)已向早期試用客戶供貨。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

在嵌入式開(kāi)發(fā)領(lǐng)域,工具鏈的生態(tài)競(jìng)爭(zhēng)直接影響開(kāi)發(fā)效率與產(chǎn)品競(jìng)爭(zhēng)力。德州儀器(TI)的Code Composer Studio(CCS)與賽靈思(Xilinx)的Vitis作為兩大主流平臺(tái),分別在DSP與FPGA/SoC開(kāi)發(fā)...

關(guān)鍵字: TI Xilinx

Serial RapidIO(SRIO)是一種高性能、低引腳數(shù)、基于數(shù)據(jù)包交換的互連技術(shù),專為滿足未來(lái)高性能嵌入式系統(tǒng)的需求而設(shè)計(jì)。它由Motorola和Mercury等公司率先倡導(dǎo),旨在為嵌入式系統(tǒng)提供可靠的、高性能的...

關(guān)鍵字: SRIO Xilinx

隨著Altera,Xilinx兩家FPGA巨頭陸續(xù)被收購(gòu),F(xiàn)PGA的未來(lái)似乎已經(jīng)與數(shù)據(jù)中心、AI等超大規(guī)模應(yīng)用綁定。

關(guān)鍵字: Altera Xilinx

在現(xiàn)代電子設(shè)計(jì)自動(dòng)化(EDA)工具鏈中,ModelSim作為一款功能強(qiáng)大的仿真軟件,廣泛應(yīng)用于FPGA(現(xiàn)場(chǎng)可編程門陣列)和數(shù)字IC設(shè)計(jì)的驗(yàn)證階段。特別是在與Xilinx FPGA結(jié)合使用時(shí),ModelSim能夠模擬復(fù)雜...

關(guān)鍵字: ModelSim Xilinx

在FPGA(現(xiàn)場(chǎng)可編程門陣列)設(shè)計(jì)與開(kāi)發(fā)過(guò)程中,Xilinx的Vivado工具憑借其強(qiáng)大的功能和用戶友好的界面,受到了廣大工程師的青睞。然而,僅僅掌握Vivado的基本操作是遠(yuǎn)遠(yuǎn)不夠的,掌握一些使用小技巧可以極大地提高設(shè)...

關(guān)鍵字: Vivado FPGA Xilinx

在高速數(shù)據(jù)傳輸?shù)腇PGA設(shè)計(jì)中,時(shí)序約束是保證數(shù)據(jù)準(zhǔn)確傳輸?shù)年P(guān)鍵因素之一。特別是在LVDS(Low Voltage Differential Signaling)等高速接口設(shè)計(jì)中,信號(hào)的傳輸延時(shí)和時(shí)序?qū)R尤為重要。Xil...

關(guān)鍵字: 時(shí)序約束 Xilinx IDELAYE2應(yīng)用

在現(xiàn)代的FPGA設(shè)計(jì)中,球柵陣列(BGA)封裝已經(jīng)成為了一種常見(jiàn)的封裝方式,特別是在高性能、高密度的Xilinx FPGA設(shè)計(jì)中。BGA封裝以其高集成度、小體積和優(yōu)良的熱性能受到了廣泛的應(yīng)用。然而,BGA封裝的復(fù)雜性和高...

關(guān)鍵字: BGA 球柵陣列 Xilinx

Vivado是Xilinx公司推出的一款強(qiáng)大的FPGA開(kāi)發(fā)工具,它為用戶提供了從設(shè)計(jì)到實(shí)現(xiàn)的全面解決方案。然而,在FPGA設(shè)計(jì)過(guò)程中,Vivado編譯錯(cuò)誤是開(kāi)發(fā)者經(jīng)常遇到的問(wèn)題。本文將總結(jié)Vivado編譯過(guò)程中常見(jiàn)的錯(cuò)誤...

關(guān)鍵字: Vivado編譯 Xilinx FPGA開(kāi)發(fā)

在FPGA(現(xiàn)場(chǎng)可編程門陣列)的應(yīng)用中,F(xiàn)lash下載速度是一個(gè)關(guān)鍵的性能指標(biāo)。特別是在需要頻繁更新FPGA配置或進(jìn)行大量數(shù)據(jù)傳輸?shù)膱?chǎng)景下,提高Flash下載速度顯得尤為重要。Xilinx作為全球領(lǐng)先的FPGA供應(yīng)商,其...

關(guān)鍵字: Flash Xilinx FPGA

視頻流媒體市場(chǎng)總額將從2021年的61個(gè)Billion一路增長(zhǎng),至2028年達(dá)到213個(gè)Billion。流媒體大漲的背后技術(shù)挑戰(zhàn)來(lái)自新一代的交互模型,會(huì)是“多對(duì)多”的形式。這種交互模型的變化,將會(huì)徹底改變基礎(chǔ)設(shè)施的部署模...

關(guān)鍵字: AMD Xilinx 加速卡 VPU Alveo MA35D
關(guān)閉