半導體業(yè)者嗅到三維晶片(3DIC)導入行動裝置的商機，紛紛投入技術研發(fā)；然而，要加速量產(chǎn)時程，制定邏輯與記憶體IC接合標準已成首要關鍵。因此，全球十八家晶片商正透過聯(lián)合電子裝置工程協(xié)會(JEDEC)組織委員會研擬標準，其中，日月光也投身該組織卡位3DIC封裝商機，在眾家大廠戮力推動下，該標準預計于年底定案，將協(xié)助3DIC邁開量產(chǎn)腳步。

日月光集團總經(jīng)理暨研發(fā)長唐和明表示，3DIC猶如一幢晶片大樓，如何在既有地基向上搭建與接合仍有許多難題，因此，IC設計、晶圓代工及封測廠之間須通力合作，才能確保各個生產(chǎn)環(huán)節(jié)順遂無誤。

日月光集團總經(jīng)理暨研發(fā)長唐和明表示，將處理器、邏輯與記憶體等異質晶片以立體堆疊形式做結合的3DIC，具有整合度高的優(yōu)勢，可大幅推升運算效能，并降低耗電量及印刷電路板(PCB)占位空間，因而成為產(chǎn)業(yè)競相布局的新市場。然而，其設計復雜度卻遠高于傳統(tǒng)晶片，無論是技術及成本的挑戰(zhàn)皆多如繁星；其中，最大的問題在于如何接合不同類型的晶片，以及晶圓磨薄后如何精確穿孔和對位，方能打造出有效運作的立體堆疊晶片。

著眼于異質晶片接合標準對推動3DIC的重要性，唐和明透露，目前包括英特爾(Intel)、高通(Qualcomm)、博通(Broadcom)、三星(Samsung)及爾必達(Elpida)等全球十八家晶片大廠，以及掌握晶片最后一道封裝關卡的日月光已組成JEDECJC11.2標準委員會，快馬加鞭的推動邏輯與記憶體晶片接合的介面標準--WideI/OMemoryBus，并可望于年底塵埃落定。如此一來，除能透過標準的依循與協(xié)助，加快廠商開發(fā)時程，促使3DIC盡早展開量產(chǎn)之外，并可進一步以量制價，一并解決目前3DIC生產(chǎn)成本居高不下的問題。

另一方面，近期半導體供應鏈加碼投資3DIC開發(fā)的現(xiàn)象日益顯著，包括臺積電、京元電子等晶圓及封測廠均加入競逐行列，且研發(fā)費用較2010年明顯增加，對催生3DIC產(chǎn)品亦有推波助瀾之效。唐和明指出，樂觀來看，3DIC可望于2013年開始大量生產(chǎn)，應可視為3DIC的量產(chǎn)元年；不僅如此，若WideI/OMemoryBus標準在年底順利過關，量產(chǎn)時間更可望提早至2012年底。屆時，可預見行動裝置將掀起一波兼顧高效能與超輕薄外型的產(chǎn)品革命。

雖然3DIC現(xiàn)仍處于試產(chǎn)階段，且并未導入實體產(chǎn)品設計，不過，其以矽穿孔(TSV)技術將各種晶片疊合在一起，達成高效能而低耗電的整體表現(xiàn)，已讓新一代的行動裝置紛紛聚焦此種晶片做為設計腹案。唐和明分析，“輕薄短小”已成行動裝置的設計圭臬，讓工程師對晶片占位空間與低功耗要求錙銖必較，促使以立體堆疊形式的3DIC漸成未來晶片主流。特別是今年各大市場研究機構頻頻上修平板電腦及智慧型手機的預估出貨量，在此一市場需求推助下，產(chǎn)品設計將持續(xù)朝向輕薄化邁進，而要達到此一要求，3DIC將是不可或缺的要素。

除可滿足行動裝置的設計需求外，高效能、低耗電，占位空間更小的3DIC亦可加速更新穎、劃時代的電子產(chǎn)品問世。唐和明強調，未來5～10年，云端運算及物聯(lián)網(wǎng)(IoT)的時代將全面來臨，屆時，隨時、隨地，甚至隨“物”均須具備聯(lián)網(wǎng)能力。如此一來，無論是車用、醫(yī)療與生活電子皆須是聯(lián)網(wǎng)、輕便可攜且長時間待機等三種特性兼具的產(chǎn)品，若采用傳統(tǒng)形式的晶片勢難達成此一目標，也因此，3DIC將是引領電子產(chǎn)品邁向未來的關鍵。