LSI邏輯近日宣布，其CoreWare® IP中又增加了一款SATA核，該SATA核為L(zhǎng)SI邏輯的用戶(hù)提供了一款高性能的存儲(chǔ)接口，可以很容易地集成到基于單元的ASIC設(shè)計(jì)或RapidChip®平臺(tái)的ASIC設(shè)計(jì)中。LSI邏輯的SATA核已預(yù)先在硅片上得到驗(yàn)證，并兼容SATA II規(guī)范，它大大縮短了存儲(chǔ)系統(tǒng)、消費(fèi)電子、辦公自動(dòng)化等產(chǎn)品的開(kāi)發(fā)時(shí)間，并降低了產(chǎn)品開(kāi)發(fā)的風(fēng)險(xiǎn)。

 “SATA作為ATA下一階段的技術(shù) 正被迅速應(yīng)用，它提供了更強(qiáng)大的可量測(cè)性（scalability）、更簡(jiǎn)單的安裝和更快的性能，并保持了對(duì)現(xiàn)有并行ATA設(shè)備的向后兼容，”IDC半導(dǎo)體研究部的項(xiàng)目經(jīng)理Sean Lavey說(shuō)，“在未來(lái)幾年內(nèi)I/O速度將達(dá)到6Gbps ，SATA將很快能充分滿(mǎn)足整個(gè)市場(chǎng)對(duì)高端企業(yè)級(jí)服務(wù)器的需求。”

LSI邏輯的SATA核IP可以被集成以滿(mǎn)足設(shè)備端或主機(jī)端系統(tǒng)的需要，該SATA核的模塊化設(shè)計(jì)（modular design）包括：物理層(physical layer ，PHY)、鏈路層（link layers）以及傳輸層（transport layers），并用一個(gè)數(shù)據(jù)緩沖管理器接口來(lái)實(shí)現(xiàn)與應(yīng)用層的互操作，LSI邏輯的GigaBlaze® SerDes核已被優(yōu)化設(shè)計(jì)用于物理層以滿(mǎn)足高速協(xié)議的需要，而SATA核則在GigaBlaze SerDes支持1.5 Gbps 和 3.0 Gbps操作中起著關(guān)鍵作用，它還允許定制frame/FIS的產(chǎn)生和接收，實(shí)現(xiàn)設(shè)備的靈活操作。