摘要:近年來(lái),芯片(集成電路)作為國(guó)之重器在舉國(guó)上下得到了廣泛的重視,推動(dòng)了輕資產(chǎn)重知產(chǎn)的芯片設(shè)計(jì)行業(yè)快速發(fā)展,據(jù)統(tǒng)計(jì)我國(guó)有5000多家芯片設(shè)計(jì)公司,但是從上市公司的上半年業(yè)績(jī)公告來(lái)看,國(guó)內(nèi)半年凈利潤(rùn)超過(guò)一億元的芯片設(shè)計(jì)公司可能也就20家左右
在光電混合集成電路設(shè)計(jì)中,信號(hào)串?dāng)_已成為制約系統(tǒng)性能的核心瓶頸。據(jù)行業(yè)數(shù)據(jù)顯示,超過(guò)60%的電磁兼容問(wèn)題源于布局不當(dāng)導(dǎo)致的信號(hào)耦合,尤其在高速光通信模塊和激光雷達(dá)等應(yīng)用場(chǎng)景中,微弱光電信號(hào)與高頻數(shù)字信號(hào)的交叉干擾可引發(fā)高達(dá)15dB的信噪比劣化。本文結(jié)合工程實(shí)踐,系統(tǒng)闡述避免串?dāng)_的實(shí)操規(guī)范。
在集成電路(IC)工作過(guò)程中,穩(wěn)定的電源供應(yīng)是確保其性能可靠的核心前提。而電源網(wǎng)絡(luò)的阻抗特性直接決定了供電質(zhì)量 —— 當(dāng)電源進(jìn)入 IC 各引腳的阻抗過(guò)高時(shí),易引發(fā)電壓波動(dòng)、噪聲干擾等問(wèn)題,嚴(yán)重時(shí)甚至導(dǎo)致電路功能失效。電源去耦技術(shù)作為抑制阻抗升高的核心手段,通過(guò)合理的電容配置、布局優(yōu)化及布線設(shè)計(jì),可有效降低電源網(wǎng)絡(luò)阻抗,為 IC 提供穩(wěn)定的供電環(huán)境。
在進(jìn)行集成塊直流電壓或直流電阻測(cè)試時(shí)要規(guī)定一個(gè)測(cè)試條件,尤其是要作為實(shí)測(cè)經(jīng)驗(yàn)數(shù)據(jù)記錄時(shí)更要注意這一點(diǎn)。通常把各電位器旋到機(jī)械中間位置,信號(hào)源采用一定場(chǎng)強(qiáng)下的標(biāo)準(zhǔn)信號(hào)。當(dāng)然,如能再記錄各功能開(kāi)關(guān)位置,那就更有代表性。
本文介紹一款小尺寸、功能強(qiáng)大、低噪聲的單芯片同步升壓轉(zhuǎn)換器。文章重點(diǎn)介紹了該集成電路的多個(gè)特性。這些特性能夠增強(qiáng)電路性能,并支持定制,以滿足各種應(yīng)用的要求。
"十四五"期間GDP年均增長(zhǎng)9.6%,每年安排產(chǎn)業(yè)發(fā)展資金超百億元 北京2025年9月5日 /美通社/ -- 9月4日,在北京市人民政府新聞辦公室舉行的"一把手發(fā)布?京華巡禮"系列主題新聞發(fā)布會(huì)上,北京經(jīng)開(kāi)區(qū)對(duì)外發(fā)布, "十四五...
Puttshack 的 Trackaball 以 Nordic nRF54L15 系統(tǒng)級(jí)芯片 (SoC) 監(jiān)控傳感器并實(shí)現(xiàn)低功耗藍(lán)牙連接,并以nPM2100 電源管理集成電路(PMIC)節(jié)省耗電
近日,我國(guó)首臺(tái)自主研發(fā)的商用電子束光刻設(shè)備“羲之”在浙江余杭正式發(fā)布,標(biāo)志著我國(guó)在高端半導(dǎo)體制造設(shè)備領(lǐng)域又邁出了重要一步!
通過(guò)將Ceva的NeuPro-Nano和NeuPro-M神經(jīng)處理單元(NPU)集成在揚(yáng)智科技的VDSS平臺(tái)中,可為智能邊緣設(shè)備提供高效的人工智能加速,從而推動(dòng)揚(yáng)智科技的設(shè)計(jì)服務(wù)業(yè)務(wù)發(fā)展,以滿足人工智能帶動(dòng)的專用集成電路設(shè)計(jì)需求
隨著集成電路技術(shù)持續(xù)向更小尺寸、更高集成度發(fā)展,天線效應(yīng)已成為影響芯片性能與可靠性的關(guān)鍵因素。在芯片制造過(guò)程中,特定工藝步驟會(huì)產(chǎn)生游離電荷,而暴露的金屬線或多晶硅等導(dǎo)體宛如天線,會(huì)收集這些電荷,致使電位升高。若這些導(dǎo)體連接至 MOS 管的柵極,過(guò)高電壓可能擊穿薄柵氧化層,導(dǎo)致電路失效。因此,深入理解并有效減少天線效應(yīng),對(duì)提升集成電路性能與可靠性至關(guān)重要。
在現(xiàn)代電子系統(tǒng)中,集成電路(IC)的性能對(duì)于整個(gè)系統(tǒng)的功能和可靠性起著至關(guān)重要的作用。而確保電源以低阻抗進(jìn)入 IC 是維持其良好性能的關(guān)鍵因素之一。電源去耦作為一種重要手段,能夠有效減少電源噪聲和紋波,保持電源的穩(wěn)定性,從而為 IC 提供純凈、低阻抗的電源輸入。
復(fù)旦大學(xué)與復(fù)旦微電子集團(tuán)正式簽署戰(zhàn)略合作協(xié)議,標(biāo)志著校企雙方在科研協(xié)同、技術(shù)轉(zhuǎn)化、機(jī)制共建等關(guān)鍵領(lǐng)域邁入深層次合作新階段。
在電子電路的設(shè)計(jì)與應(yīng)用中,確保電源進(jìn)入集成電路(IC)的穩(wěn)定性至關(guān)重要。電源去耦作為一種關(guān)鍵技術(shù)手段,對(duì)于維持電源進(jìn)入 IC 各點(diǎn)的低阻抗發(fā)揮著不可或缺的作用。無(wú)論是模擬集成電路,如放大器和轉(zhuǎn)換器,還是混合信號(hào)器件,像 ADC 和 DAC,亦或是數(shù)字 IC,例如 FPGA,它們的正常工作都與電源的穩(wěn)定性緊密相連。
具有自我保護(hù)功能的緊湊型設(shè)計(jì),簡(jiǎn)化了物聯(lián)網(wǎng)安全系統(tǒng)、家庭和樓宇自動(dòng)化的安裝
7月11日-12日,由中國(guó)集成電路設(shè)計(jì)創(chuàng)新聯(lián)盟、國(guó)家“芯火”雙創(chuàng)基地(平臺(tái))聯(lián)合主辦的第五屆中國(guó)集成電路設(shè)計(jì)創(chuàng)新大會(huì)暨IC應(yīng)用生態(tài)展(ICDIA 2025)在蘇州成功召開(kāi)!
中興微電子認(rèn)為,通用CPU憑借其高性價(jià)比、強(qiáng)兼容性與低延遲特性,正成為大模型推理服務(wù)器實(shí)現(xiàn)“普惠”的重要選項(xiàng)。而在這場(chǎng)算力革新中,RISC-V架構(gòu)憑借其開(kāi)放、靈活、可擴(kuò)展的基因,展現(xiàn)出破解LLM高效推理核心命題的獨(dú)特潛力。7月11-12日,“第五屆中國(guó)集成電路設(shè)計(jì)創(chuàng)新大會(huì)暨IC應(yīng)用生態(tài)展”(ICDIA創(chuàng)芯展)在蘇州盛大開(kāi)幕。
7月11-12日,蘇州金雞湖國(guó)際會(huì)議中心“第五屆中國(guó)集成電路設(shè)計(jì)創(chuàng)新大會(huì)暨 IC 應(yīng)用生態(tài)展”(ICDIA 2025 創(chuàng)芯展)即將拉開(kāi)帷幕
通過(guò)無(wú)線方式進(jìn)行固件更新(FOTA)和遠(yuǎn)程加密密鑰管理,為應(yīng)對(duì)物聯(lián)網(wǎng)安全挑戰(zhàn)提供可擴(kuò)展的解決方案
芯片兩個(gè)引腳間加電容是為了穩(wěn)定供電電壓、濾除噪音、提供瞬時(shí)電流、降低功耗。這些設(shè)計(jì)都是為了提高電路的穩(wěn)定性和性能。例如,穩(wěn)定供電電壓 是非常關(guān)鍵的,電源線上不可避免地會(huì)存在電壓波動(dòng),這些波動(dòng)可能來(lái)源于電源本身的不穩(wěn)定或者電路中其他部件的電流變化。在芯片工作時(shí),如果供電電壓發(fā)生較大波動(dòng),可能會(huì)導(dǎo)致芯片工作不正常,甚至損壞。因此,在芯片的電源引腳與地引腳之間加入旁路電容或去耦電容,可以作為一個(gè)小型的能量存儲(chǔ)單元,當(dāng)供電電壓暫時(shí)下降時(shí),電容可以釋放存儲(chǔ)的能量,確保芯片供電電壓的穩(wěn)定。
隨著技術(shù)的飛速發(fā)展,商業(yè)、工業(yè)及汽車等領(lǐng)域?qū)δ透邷丶呻娐罚↖C)的需求持續(xù)攀升?。高溫環(huán)境會(huì)嚴(yán)重制約集成電路的性能、可靠性和安全性,亟需通過(guò)創(chuàng)新技術(shù)手段攻克相關(guān)技術(shù)難題?。本文致力于探討高溫對(duì)集成電路的影響,介紹高結(jié)溫帶來(lái)的挑戰(zhàn),并提供適用于高功率的設(shè)計(jì)技術(shù)以應(yīng)對(duì)這些挑戰(zhàn)。