CPLD
-
高速數(shù)據(jù)采集系統(tǒng)中精確時標(biāo)的CPLD實現(xiàn)方法
高速數(shù)據(jù)采集系統(tǒng)中精確時標(biāo)的CPLD實現(xiàn)方法
-
基于ADS8364的數(shù)據(jù)采集系統(tǒng)設(shè)計
開發(fā)了基于DSP和ADS8364的數(shù)據(jù)采集處理系統(tǒng)。該系統(tǒng)主要由信號調(diào)理模塊、A/D轉(zhuǎn)換模塊、DSP處理器模塊、CPLD邏輯控制模塊、Flash存儲器模塊和CAN總線通信模塊組成。它能夠在板卡上實現(xiàn)信號的采集、前端處理和存儲，并
-
基于ADS8364的數(shù)據(jù)采集系統(tǒng)設(shè)計
開發(fā)了基于DSP和ADS8364的數(shù)據(jù)采集處理系統(tǒng)。該系統(tǒng)主要由信號調(diào)理模塊、A/D轉(zhuǎn)換模塊、DSP處理器模塊、CPLD邏輯控制模塊、Flash存儲器模塊和CAN總線通信模塊組成。它能夠在板卡上實現(xiàn)信號的采集、前端處理和存儲，并
-
基于嵌入式系統(tǒng)的銀行評價器設(shè)計方案
基于嵌入式系統(tǒng)的銀行評價器設(shè)計方案
-
基于嵌入式系統(tǒng)的銀行評價器設(shè)計方案
基于嵌入式系統(tǒng)的銀行評價器設(shè)計方案
-
基于嵌入式系統(tǒng)的銀行評價器設(shè)計方案
基于嵌入式系統(tǒng)的銀行評價器設(shè)計方案
-
基于CPLD的I2C總線接口設(shè)計
在電路設(shè)計中，I2C總線是比較常用的兩線式串行通信方式，大多數(shù)的CPU都擅長于并口操作，不具備直接操作I2C總線接口的能力。為了使不具備I2C總線接口能力的CPU通過對并口的簡單操作實現(xiàn)對I2C總線接口的控制，在分析I2C總線常用工作模式的基礎(chǔ)上，設(shè)計實現(xiàn)工作于主機模式的，以CPID完成I2C總線開始信號、結(jié)束信號的輸出，以及并行數(shù)據(jù)到I2C總線模式串行數(shù)據(jù)轉(zhuǎn)換或I2C模式串行數(shù)據(jù)到并行數(shù)據(jù)轉(zhuǎn)換的I2C接口模塊。采用該模塊，可以使不具備I2C總線接口的CPU通過并口方便地控制I2C總線設(shè)備，簡化系統(tǒng)程序設(shè)計。
-
一種新型的正弦信號發(fā)生器的設(shè)計與實現(xiàn)
摘要：為精確地輸出正弦波、調(diào)幅波、調(diào)頻波、PSK、ASK等信號及保證信號的高可靠性，設(shè)計出一種新型的正弦信號發(fā)生器。該正弦信號發(fā)生器以可編程邏輯器件CPLD和單片機AT89S52為基礎(chǔ)，采用數(shù)字頻率合成DDS技術(shù)實現(xiàn)頻率
-
一種高速數(shù)據(jù)采集卡的設(shè)計與實現(xiàn)
摘要：為了實現(xiàn)對武器系統(tǒng)模擬信號的采集和數(shù)據(jù)分析，根據(jù)PC／104總線的數(shù)據(jù)采集系統(tǒng)的設(shè)計思想，數(shù)據(jù)采集卡以A／D轉(zhuǎn)換器、CPLD和FIFO相結(jié)合來實現(xiàn)信號的連續(xù)采集與數(shù)據(jù)傳輸?shù)目刂啤／D轉(zhuǎn)換器實現(xiàn)信號的采樣保持和模
-
一款基于S3C2440A的銀行評價器的設(shè)計
一款基于S3C2440A的銀行評價器的設(shè)計
-
一款基于S3C2440A的銀行評價器的設(shè)計
一款基于S3C2440A的銀行評價器的設(shè)計
-
一款基于S3C2440A的銀行評價器的設(shè)計
一款基于S3C2440A的銀行評價器的設(shè)計
-
正弦信號發(fā)生器的設(shè)計與實現(xiàn)
為精確地輸出正弦波、調(diào)幅波、調(diào)頻波、PSK、ASK等信號及保證信號的高可靠性，設(shè)計出一種新型的正弦信號發(fā)生器。該正弦信號發(fā)生器以可編程邏輯器件CPLD和單片機AT89S52為基礎(chǔ)，采用數(shù)字頻率合成DDS技術(shù)實現(xiàn)頻率合成功能，結(jié)合高速D／A器件AD9713使得輸出頻率維持在1 k～10 MHz范圍內(nèi)，步進(jìn)為100 Hz，且通過對CPLD采用相應(yīng)的數(shù)字控制算法實現(xiàn)調(diào)頻FM，調(diào)幅AM和鍵控PSK、ASK數(shù)字調(diào)制功能。測試結(jié)果表明，設(shè)計的正弦信號發(fā)生器輸出信號穩(wěn)定度優(yōu)于10-4，在頻率范圍內(nèi)50 Ω的負(fù)載上輸出正弦波電壓幅度穩(wěn)定在6±0．6 V，波形無明顯失真，系統(tǒng)的整體性能良好。
-
基于CPLD和MT8880的遠(yuǎn)程控制及播音系統(tǒng)設(shè)計
摘要： 介紹了一種基于CPLD和MT8880的遠(yuǎn)程控制及語音通信的解決方案。給出了系統(tǒng)的原理框圖和關(guān)鍵電路， 并對關(guān)鍵電路的工作原理進(jìn)行了說明； 最后給出了系統(tǒng)主機控制器中關(guān)鍵模塊的QUARTUS II設(shè)計圖及基于VHDL語言
-
基于ARM和CPLD的可重構(gòu)檢測系統(tǒng)設(shè)計
引言 檢測系統(tǒng)的可重構(gòu)設(shè)計是檢測技術(shù)的發(fā)展方向。可重構(gòu)設(shè)計是指利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計方法。對于檢測系統(tǒng)而言，可重構(gòu)可以分為軟件可重構(gòu)和硬件可重
-
用CPLD和Flash實現(xiàn)FPGA配置
摘要：FPGA可以通過串行接口進(jìn)行配置。本文對傳統(tǒng)的配置方法進(jìn)行了研究，并從更新配置文件的方法入手，提出了利用處理機通過網(wǎng)絡(luò)更新的方法，給出了一個用CPLD和Flash對FPGA進(jìn)行配置的應(yīng)用實例。 關(guān)鍵詞：現(xiàn)場可編程
-
CPLD在發(fā)射機控制保護(hù)系統(tǒng)中的應(yīng)用
摘要：可編程控制器（PLD）自20世紀(jì)60年代末出現(xiàn)以來，就以其靈活、高效、可靠性高等優(yōu)點受到設(shè)計者的青睞。而CPLD是20世紀(jì)90年代推出的一種復(fù)雜的PLD，其主要特征是集成規(guī)模大于1000門以上的可編程邏輯器件。它以其
-
基于CPLD和AD9857的數(shù)字化多模式調(diào)制單元設(shè)計
摘要： 介紹了一種跟蹤雷達(dá)數(shù)字化多模式調(diào)制單元的設(shè)計方案， 給出了使用CPLD和DDS芯片AD9857 (數(shù)字正交上變頻器) 來生成調(diào)制信號的實現(xiàn)方法， 同時以脈內(nèi)相位編碼信號和非線性調(diào)頻信號為例， 給出了其軟件實現(xiàn)方法，
-
基于CPLD的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計
摘要：隨著數(shù)字化生活的到來，數(shù)據(jù)采集系統(tǒng)在日常生活中的應(yīng)用越來越顯著。模擬信號和數(shù)字信號之間的轉(zhuǎn)換已成為計算機控制系統(tǒng)中不可缺少的環(huán)節(jié)。較傳統(tǒng)數(shù)據(jù)采集系統(tǒng)，以可編程邏輯器件實現(xiàn)的數(shù)據(jù)采集系統(tǒng)具有時鐘頻
-
基于CPLD的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計
摘要：隨著數(shù)字化生活的到來，數(shù)據(jù)采集系統(tǒng)在日常生活中的應(yīng)用越來越顯著。模擬信號和數(shù)字信號之間的轉(zhuǎn)換已成為計算機控制系統(tǒng)中不可缺少的環(huán)節(jié)。較傳統(tǒng)數(shù)據(jù)采集系統(tǒng)，以可編程邏輯器件實現(xiàn)的數(shù)據(jù)采集系統(tǒng)具有時鐘頻
