高速數(shù)據(jù)采集系統(tǒng)中精確時(shí)標(biāo)的CPLD實(shí)現(xiàn)方法
開發(fā)了基于DSP和ADS8364的數(shù)據(jù)采集處理系統(tǒng)。該系統(tǒng)主要由信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、DSP處理器模塊、CPLD邏輯控制模塊、Flash存儲(chǔ)器模塊和CAN總線通信模塊組成。它能夠在板卡上實(shí)現(xiàn)信號(hào)的采集、前端處理和存儲(chǔ),并
開發(fā)了基于DSP和ADS8364的數(shù)據(jù)采集處理系統(tǒng)。該系統(tǒng)主要由信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、DSP處理器模塊、CPLD邏輯控制模塊、Flash存儲(chǔ)器模塊和CAN總線通信模塊組成。它能夠在板卡上實(shí)現(xiàn)信號(hào)的采集、前端處理和存儲(chǔ),并
基于嵌入式系統(tǒng)的銀行評(píng)價(jià)器設(shè)計(jì)方案
基于嵌入式系統(tǒng)的銀行評(píng)價(jià)器設(shè)計(jì)方案
基于嵌入式系統(tǒng)的銀行評(píng)價(jià)器設(shè)計(jì)方案
在電路設(shè)計(jì)中,I2C總線是比較常用的兩線式串行通信方式,大多數(shù)的CPU都擅長(zhǎng)于并口操作,不具備直接操作I2C總線接口的能力。為了使不具備I2C總線接口能力的CPU通過對(duì)并口的簡(jiǎn)單操作實(shí)現(xiàn)對(duì)I2C總線接口的控制,在分析I2C總線常用工作模式的基礎(chǔ)上,設(shè)計(jì)實(shí)現(xiàn)工作于主機(jī)模式的,以CPID完成I2C總線開始信號(hào)、結(jié)束信號(hào)的輸出,以及并行數(shù)據(jù)到I2C總線模式串行數(shù)據(jù)轉(zhuǎn)換或I2C模式串行數(shù)據(jù)到并行數(shù)據(jù)轉(zhuǎn)換的I2C接口模塊。采用該模塊,可以使不具備I2C總線接口的CPU通過并口方便地控制I2C總線設(shè)備,簡(jiǎn)化系統(tǒng)程序設(shè)計(jì)。
摘要:為精確地輸出正弦波、調(diào)幅波、調(diào)頻波、PSK、ASK等信號(hào)及保證信號(hào)的高可靠性,設(shè)計(jì)出一種新型的正弦信號(hào)發(fā)生器。該正弦信號(hào)發(fā)生器以可編程邏輯器件CPLD和單片機(jī)AT89S52為基礎(chǔ),采用數(shù)字頻率合成DDS技術(shù)實(shí)現(xiàn)頻率
摘要:為了實(shí)現(xiàn)對(duì)武器系統(tǒng)模擬信號(hào)的采集和數(shù)據(jù)分析,根據(jù)PC/104總線的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)思想,數(shù)據(jù)采集卡以A/D轉(zhuǎn)換器、CPLD和FIFO相結(jié)合來實(shí)現(xiàn)信號(hào)的連續(xù)采集與數(shù)據(jù)傳輸?shù)目刂?。A/D轉(zhuǎn)換器實(shí)現(xiàn)信號(hào)的采樣保持和模
一款基于S3C2440A的銀行評(píng)價(jià)器的設(shè)計(jì)
一款基于S3C2440A的銀行評(píng)價(jià)器的設(shè)計(jì)
一款基于S3C2440A的銀行評(píng)價(jià)器的設(shè)計(jì)
為精確地輸出正弦波、調(diào)幅波、調(diào)頻波、PSK、ASK等信號(hào)及保證信號(hào)的高可靠性,設(shè)計(jì)出一種新型的正弦信號(hào)發(fā)生器。該正弦信號(hào)發(fā)生器以可編程邏輯器件CPLD和單片機(jī)AT89S52為基礎(chǔ),采用數(shù)字頻率合成DDS技術(shù)實(shí)現(xiàn)頻率合成功能,結(jié)合高速D/A器件AD9713使得輸出頻率維持在1 k~10 MHz范圍內(nèi),步進(jìn)為100 Hz,且通過對(duì)CPLD采用相應(yīng)的數(shù)字控制算法實(shí)現(xiàn)調(diào)頻FM,調(diào)幅AM和鍵控PSK、ASK數(shù)字調(diào)制功能。測(cè)試結(jié)果表明,設(shè)計(jì)的正弦信號(hào)發(fā)生器輸出信號(hào)穩(wěn)定度優(yōu)于10-4,在頻率范圍內(nèi)50 Ω的負(fù)載上輸出正弦波電壓幅度穩(wěn)定在6±0.6 V,波形無明顯失真,系統(tǒng)的整體性能良好。
摘要: 介紹了一種基于CPLD和MT8880的遠(yuǎn)程控制及語音通信的解決方案。給出了系統(tǒng)的原理框圖和關(guān)鍵電路, 并對(duì)關(guān)鍵電路的工作原理進(jìn)行了說明; 最后給出了系統(tǒng)主機(jī)控制器中關(guān)鍵模塊的QUARTUS II設(shè)計(jì)圖及基于VHDL語言
引言 檢測(cè)系統(tǒng)的可重構(gòu)設(shè)計(jì)是檢測(cè)技術(shù)的發(fā)展方向??芍貥?gòu)設(shè)計(jì)是指利用可重用的軟硬件資源,根據(jù)不同的應(yīng)用需求,靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。對(duì)于檢測(cè)系統(tǒng)而言,可重構(gòu)可以分為軟件可重構(gòu)和硬件可重
摘要:FPGA可以通過串行接口進(jìn)行配置。本文對(duì)傳統(tǒng)的配置方法進(jìn)行了研究,并從更新配置文件的方法入手,提出了利用處理機(jī)通過網(wǎng)絡(luò)更新的方法,給出了一個(gè)用CPLD和Flash對(duì)FPGA進(jìn)行配置的應(yīng)用實(shí)例。 關(guān)鍵詞:現(xiàn)場(chǎng)可編程
摘要:可編程控制器(PLD)自20世紀(jì)60年代末出現(xiàn)以來,就以其靈活、高效、可靠性高等優(yōu)點(diǎn)受到設(shè)計(jì)者的青睞。而CPLD是20世紀(jì)90年代推出的一種復(fù)雜的PLD,其主要特征是集成規(guī)模大于1000門以上的可編程邏輯器件。它以其
摘要: 介紹了一種跟蹤雷達(dá)數(shù)字化多模式調(diào)制單元的設(shè)計(jì)方案, 給出了使用CPLD和DDS芯片AD9857 (數(shù)字正交上變頻器) 來生成調(diào)制信號(hào)的實(shí)現(xiàn)方法, 同時(shí)以脈內(nèi)相位編碼信號(hào)和非線性調(diào)頻信號(hào)為例, 給出了其軟件實(shí)現(xiàn)方法,
摘要:隨著數(shù)字化生活的到來,數(shù)據(jù)采集系統(tǒng)在日常生活中的應(yīng)用越來越顯著。模擬信號(hào)和數(shù)字信號(hào)之間的轉(zhuǎn)換已成為計(jì)算機(jī)控制系統(tǒng)中不可缺少的環(huán)節(jié)。較傳統(tǒng)數(shù)據(jù)采集系統(tǒng),以可編程邏輯器件實(shí)現(xiàn)的數(shù)據(jù)采集系統(tǒng)具有時(shí)鐘頻
摘要:隨著數(shù)字化生活的到來,數(shù)據(jù)采集系統(tǒng)在日常生活中的應(yīng)用越來越顯著。模擬信號(hào)和數(shù)字信號(hào)之間的轉(zhuǎn)換已成為計(jì)算機(jī)控制系統(tǒng)中不可缺少的環(huán)節(jié)。較傳統(tǒng)數(shù)據(jù)采集系統(tǒng),以可編程邏輯器件實(shí)現(xiàn)的數(shù)據(jù)采集系統(tǒng)具有時(shí)鐘頻