CPLD
-
CPLD在發(fā)射機(jī)控制保護(hù)系統(tǒng)中的應(yīng)用
CPLD在發(fā)射機(jī)控制保護(hù)系統(tǒng)中的應(yīng)用。
-
CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
采用VHDL語(yǔ)言和圖形輸入設(shè)計(jì)方法，給出了用CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中實(shí)現(xiàn)地址譯碼、串口擴(kuò)展、模塊測(cè)試、模數(shù)轉(zhuǎn)換以及高位數(shù)據(jù)處理等功能的具體方法，同時(shí)簡(jiǎn)要介紹了遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)的工作原理及軟、硬件框架。
-
基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)
簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍，并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例，介紹了在MAX+plus II開(kāi)發(fā)軟件下，利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)程和方法。
-
用CPLD實(shí)現(xiàn)單片機(jī)讀寫模塊
介紹實(shí)現(xiàn)單片機(jī)與Xilinx公司XC9500系列可編程邏輯器件的讀寫邏輯功能模塊的接口設(shè)計(jì)，以及Xilinx公司的XC9500系列可編程邏輯器件的開(kāi)發(fā)流程。
-
用CPLD控制曼徹斯特編解碼器
討論如何使用CPLD實(shí)現(xiàn)單片機(jī)與曼徹斯特編解碼器的接口。
-
CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
采用VHDL語(yǔ)言設(shè)計(jì)，用CPLD控制模/數(shù)轉(zhuǎn)換電路，完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn)，具有容錯(cuò)和自檢能力。
-
I2C器件接口IP核的CPLD設(shè)計(jì)
根據(jù)單片機(jī)I2C串行擴(kuò)展的特點(diǎn)，在EDA軟件MaxplusII的環(huán)境下，利用AHDL語(yǔ)言，建立IP核。
-
在CPLD管理下實(shí)現(xiàn)高效多串口中斷源
針對(duì)嵌入式系統(tǒng)的精簡(jiǎn)特性，提出一種通過(guò)1個(gè)中斷源高效管理多個(gè)串行口的有效方法。
-
基于CPLD的高壓電力線FSK MODEM設(shè)計(jì)
介紹應(yīng)用CPLD實(shí)現(xiàn)非標(biāo)準(zhǔn)的FSK MODEM的設(shè)計(jì)方法；探討如何優(yōu)化算法和改良電路來(lái)減少系統(tǒng)的誤碼率，并給出應(yīng)用電路。
-
低壓CPLD EPM7512A的混合電壓系統(tǒng)設(shè)計(jì)
較詳細(xì)地闡述不同邏輯電平的接口原理。以低壓CPLD EPM7512A為例，給出在混合電壓系統(tǒng)中的具體設(shè)計(jì)方案。
