-
基于FPGA的FIFO設(shè)計(jì)和應(yīng)用
為實(shí)現(xiàn)目標(biāo)識別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴(kuò)展存儲空間，提出一種基于FPGA實(shí)現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點(diǎn)和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時序圖。FPGA采用模塊化設(shè)計(jì)，增強(qiáng)SDRAM控制器的通用性，更方便地滿足實(shí)際需求。
-
基于FPGA的FIFO設(shè)計(jì)和應(yīng)用
為實(shí)現(xiàn)目標(biāo)識別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴(kuò)展存儲空間，提出一種基于FPGA實(shí)現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點(diǎn)和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時序圖。FPGA采用模塊化設(shè)計(jì)，增強(qiáng)SDRAM控制器的通用性，更方便地滿足實(shí)際需求。
-
USB通信技術(shù)在自動測試系統(tǒng)中的應(yīng)用
1 引言自動測試系統(tǒng)ATS(Automatic Test System)集成測試所需的全部激勵與測量設(shè)備，計(jì)算機(jī)高效完成各種模式的激勵及響應(yīng)信號的采集、存儲與分析，對被測單元進(jìn)行自動狀態(tài)監(jiān)測、性能測試和故障診斷?？偩€是ATS的重要組
-
多通道同步數(shù)據(jù)采集及壓縮系統(tǒng)
1 引言 現(xiàn)代遙測系統(tǒng)中為了盡可能少地占用傳輸時間和存儲空間，在有限的信道容量內(nèi)傳輸更多的有用信息，采用數(shù)據(jù)壓縮技術(shù)，有助于降低功率和帶寬要求，改善通信效率。這里提出一種基于DSP與CPLD的多通道同步數(shù)據(jù)
-
多通道同步數(shù)據(jù)采集及壓縮系統(tǒng)
1 引言 現(xiàn)代遙測系統(tǒng)中為了盡可能少地占用傳輸時間和存儲空間，在有限的信道容量內(nèi)傳輸更多的有用信息，采用數(shù)據(jù)壓縮技術(shù)，有助于降低功率和帶寬要求，改善通信效率。這里提出一種基于DSP與CPLD的多通道同步數(shù)據(jù)
-
基于CC1101的無中心數(shù)字對講機(jī)設(shè)計(jì)
摘要：基于射頻收發(fā)器CC1101，單片機(jī)(MCU)MSP430F149和DSP TMS320VC5509A，設(shè)計(jì)了一種無中心數(shù)字對講機(jī)。詳細(xì)介紹了系統(tǒng)的設(shè)計(jì)方案及各個模塊的器件選型和電路設(shè)計(jì)，MCU部分的軟件設(shè)計(jì)以及CC1101的編程要點(diǎn)。 關(guān)鍵詞
-
基于CC1101的無中心數(shù)字對講機(jī)設(shè)計(jì)
摘要：基于射頻收發(fā)器CC1101，單片機(jī)(MCU)MSP430F149和DSP TMS320VC5509A，設(shè)計(jì)了一種無中心數(shù)字對講機(jī)。詳細(xì)介紹了系統(tǒng)的設(shè)計(jì)方案及各個模塊的器件選型和電路設(shè)計(jì)，MCU部分的軟件設(shè)計(jì)以及CC1101的編程要點(diǎn)。 關(guān)鍵詞
-
基于CC1101的無中心數(shù)字對講機(jī)設(shè)計(jì)
摘要：基于射頻收發(fā)器CC1101，單片機(jī)(MCU)MSP430F149和DSP TMS320VC5509A，設(shè)計(jì)了一種無中心數(shù)字對講機(jī)。詳細(xì)介紹了系統(tǒng)的設(shè)計(jì)方案及各個模塊的器件選型和電路設(shè)計(jì)，MCU部分的軟件設(shè)計(jì)以及CC1101的編程要點(diǎn)。 關(guān)鍵詞
-
基于I2C總線的鍵盤驅(qū)動的設(shè)計(jì)與實(shí)現(xiàn)
基于I2C總線的鍵盤驅(qū)動的設(shè)計(jì)與實(shí)現(xiàn)
-
多路數(shù)據(jù)采集系統(tǒng)中FIFo的設(shè)計(jì)
摘 要：首先介紹了多路數(shù)據(jù)采集系統(tǒng)的總體設(shè)計(jì)、FIFO芯片IDT7202。然后分別分析了FIFO與CPLD、AD接口的設(shè)計(jì)方法。由16位模數(shù)轉(zhuǎn)換芯片AD976完成模擬量至位數(shù)字量的轉(zhuǎn)換，由ATERA公司的可編程邏輯器件EPM7256A完成對數(shù)
-
多路數(shù)據(jù)采集系統(tǒng)中FIFo的設(shè)計(jì)
摘 要：首先介紹了多路數(shù)據(jù)采集系統(tǒng)的總體設(shè)計(jì)、FIFO芯片IDT7202。然后分別分析了FIFO與CPLD、AD接口的設(shè)計(jì)方法。由16位模數(shù)轉(zhuǎn)換芯片AD976完成模擬量至位數(shù)字量的轉(zhuǎn)換，由ATERA公司的可編程邏輯器件EPM7256A完成對數(shù)
-
高速環(huán)境下的狀態(tài)機(jī)設(shè)計(jì)和優(yōu)化方法
通過減少寄存器間的邏輯延時來提高工作頻率，或通過流水線設(shè)計(jì)來優(yōu)化數(shù)據(jù)處理時的數(shù)據(jù)通路來滿足高速環(huán)境下FPGA或CPLD中的狀態(tài)機(jī)設(shè)計(jì)要求。本文給出了采用這些技術(shù)的高速環(huán)境狀態(tài)機(jī)設(shè)計(jì)的規(guī)范及分析方法和優(yōu)化方
呂兒
kingwb
小莊2
huaohui
王林鑫
paderboy
01XO
01XO
jjsshen
侯森
漩渦銘人
wuyi1981
flamer
ohy3686
LUZHIYONG
liuchnegjie
zqykkkk
vftom3
zss113
李偉億
