-
形式化驗證的硬件木馬檢測：從RTL到版圖的多層安全防護 摘要
隨著全球半導體供應鏈復雜化，硬件木馬（Hardware Trojan）已成為威脅芯片安全的關鍵風險。本文提出一種基于形式化驗證的多層硬件木馬檢測框架，覆蓋寄存器傳輸級（RTL）、門級網表（Gate-Level Netlist）及物理版圖（Layout）三個階段，通過屬性驗證、等價性檢查和電磁特征分析構建縱深防御體系。實驗表明，該方法可檢測出尺寸小于0.01%的觸發(fā)式木馬，誤報率低于0.5%，且對設計周期影響小于15%。
-
RTL級動態(tài)電壓調節(jié)（DVFS）建模：汽車電子中的多域功耗協(xié)同控制
隨著汽車電子系統(tǒng)向域控制器架構演進，異構計算單元（如MCU、GPU、AI加速器）的功耗協(xié)同控制成為關鍵挑戰(zhàn)。本文提出一種基于RTL級建模的動態(tài)電壓頻率調節(jié)（DVFS）技術，通過建立多域功耗-時序聯(lián)合模型，實現(xiàn)汽車電子系統(tǒng)中異構計算單元的動態(tài)功耗優(yōu)化。實驗表明，該方案可使域控制器平均功耗降低28%，同時滿足ISO 26262 ASIL-D級功能安全要求。通過結合SystemVerilog硬件建模與機器學習預測算法，本文為汽車電子系統(tǒng)提供了從RTL設計到多域協(xié)同優(yōu)化的完整技術路徑。
-
RTL級時鐘門控深度優(yōu)化：ODCG/SDCG技術與可達性分析實戰(zhàn)
在數(shù)字集成電路設計中，時鐘門控技術是降低動態(tài)功耗的關鍵手段。隨著芯片規(guī)模和復雜度的不斷增加，對時鐘門控技術的優(yōu)化需求也日益迫切。ODCG（Optimized Dynamic Clock Gating）和SDCG（Smart Dynamic Clock Gating）作為先進的時鐘門控技術，結合可達性分析，能夠進一步提升時鐘門控的效果，實現(xiàn)更高效的功耗優(yōu)化。
-
RTL級時序時鐘門控優(yōu)化：英諾達ERPE工具的可達性分析與邏輯引擎實踐
隨著芯片設計復雜度的提升，時鐘網絡功耗已成為系統(tǒng)級功耗的重要組成部分。時鐘門控技術通過動態(tài)關閉空閑模塊的時鐘信號，可顯著降低動態(tài)功耗。然而，傳統(tǒng)時鐘門控優(yōu)化方法面臨兩大挑戰(zhàn)：一是如何精準識別時鐘信號的可控性，二是如何在RTL級實現(xiàn)高效的邏輯優(yōu)化。英諾達（Innoveda）推出的ERPE（Efficient RTL Power Engine）工具，通過可達性分析與邏輯引擎的深度融合，為RTL級時序時鐘門控優(yōu)化提供了創(chuàng)新解決方案。
-
庫卡新品 | KR 4 AGILUS系列煥新升級
上海2025年2月18日 /美通社/ -- 新品亮點 A1軸相比上一代軸速度提升約30% 占地面積相比上一代節(jié)省28%，并支持全方位安裝 底座提供尾部和底部兩種出線方式 提供標準版型號，標準版滿足IP54防護等級和ISO5潔凈室等級 滿足ESD標準，符合...
-
RTL與HLS強強聯(lián)合：開辟FPGA新開發(fā)之路
在當今快速發(fā)展的硬件設計領域，現(xiàn)場可編程門陣列（FPGA）以其高度的靈活性和可定制性，成為了眾多應用領域的首選。然而，隨著設計復雜性的不斷增加，傳統(tǒng)的寄存器傳輸級（RTL）設計方法逐漸暴露出設計周期長、資源消耗大等問題。為了應對這些挑戰(zhàn)，高層次綜合（HLS）技術應運而生，它與RTL的結合為FPGA的開發(fā)開辟了一條全新的道路。
-
Vivado BD模式下導入RTL：實現(xiàn)聚合自定義AXI接口的探索
在FPGA設計中，Vivado作為Xilinx推出的集成開發(fā)環(huán)境，提供了強大的Block Design（BD）模式，使得設計者能夠以圖形化的方式構建復雜的系統(tǒng)。AXI（Advanced eXtensible Interface）作為Xilinx FPGA中常用的接口協(xié)議，在Vivado BD模式下尤其重要。然而，當設計者需要將自定義的RTL（寄存器傳輸級）代碼導入BD模式，并希望實現(xiàn)AXI接口的聚合時，這一過程可能會變得復雜。本文將深入探討如何在Vivado BD模式下導入RTL代碼，并實現(xiàn)自定義AXI接口的聚合。
-
Convertlab依托亞馬遜云科技打造數(shù)據(jù)智能營銷解決方案
（全球TMT2022年5月24日訊）2022年5月24日，亞馬遜云科技宣布，亞馬遜云科技合作伙伴上海欣兆陽（Convertlab）依托亞馬遜云科技"云、數(shù)、智三位一體"服務組合，打造面向未來的數(shù)據(jù)智能營銷解決方案。把亞馬遜云科技的"智能湖倉"架構作為數(shù)據(jù)治理底座，Convert...
-
20張圖詳細對比8種室內RTLS（實時定位）技術
關注、星標公眾號，直達精彩內容來源|導航圈作者|北斗天璣RTLS即RealTimeLocationSystems的簡稱，實時定位系統(tǒng)。RTLS是一種基于信號的無線電定位手段，可以采用主動式，或者被動感應式。其中主動式分為AOA（到達角度定位）以及TDOA（到達時間差定位）、TOA...
-
拉斐特市長提議政府通過ICO的方式發(fā)行一種數(shù)字加密貨幣
美國路易斯安那州拉斐特市的市長Joel Robideaux提出了一項雄心勃勃的計劃，他提議政府通過ICO的方式制定發(fā)行一種官方的數(shù)字加密貨幣。 拉斐特市長提議政府發(fā)行數(shù)字加密貨
-
基于Turtlecoin代碼而分叉出的POW挖礦幣NBX介紹
NibbleClassic（NBX）是極簡支付POW礦幣，核心開發(fā)源于烏龜幣社區(qū)極客，項目采用CryptoNight Lite挖礦算法（而非烏龜?shù)腁rgon2d算法）。項目沒有各種繁雜的功能，完
-
FPGA難懂？與GPU類比一下就明白了
關注、星標公眾號，不錯過精彩內容 轉自：EDN電子技術設計 FPGA 是一堆晶體管，你可以把它們連接(wire up)起來做出任何你想要的電路。它就像一個納米級面包板。使用 FPGA 就像芯片流片，但是你只需要買這一張芯片就可以搭建不一樣的設計，作為交換，你需要付
-
自定義AI加速走勢高漲 將引起更加廣泛的關注
自定義AI加速走勢高漲。在云計算領域，阿里巴巴繼亞馬遜、谷歌之后，推出了自己的定制加速器。Facebook也參與其中，微軟在Graphcore中持有大量股份。英特爾（Intel）和Mobiley
-
怎樣去規(guī)劃人工智能生涯
隨著數(shù)據(jù)科學和人工智能領域提供越來越多的職位，行業(yè)專家對希望在這兩個領域中進行職業(yè)生涯規(guī)劃的人士提出了一些建議。 可以確定的是，數(shù)據(jù)科學家和人工智能專業(yè)人士的職位擁有大量空缺，并在未來一
-
數(shù)據(jù)科學和人工智能職業(yè)生涯怎樣規(guī)劃比較好
隨著數(shù)據(jù)科學和人工智能領域提供越來越多的職位，行業(yè)專家對希望在這兩個領域中進行職業(yè)生涯規(guī)劃的人士提出了一些建議。 可以確定的是，數(shù)據(jù)科學家和人工智能專業(yè)人士的職位擁有大量空缺，并在未來一
-
lattice提供的syncplify pro介紹及查看RTL視圖步驟
對于diamond來說，查看RTL級的示圖時，必須以LSE（自帶的綜合工具）來編譯綜合代碼。而經常會出現(xiàn)Synplify pro編譯通過，LSE編譯出現(xiàn)bug的情況，所以用LSE編譯代碼，總不讓人放心
-
如何調試數(shù)字硬件設計
工程設計項目中最令人振奮的時刻之一就是第一次將硬件移到實驗室準備開始集成測試的時候。開發(fā)過程中的這個階段通常需要很長時間，也會對所有的項目工程師造成很大的壓力。不過，現(xiàn)有的工具和方法能減輕壓力，幫助推進項目進展。 讓我們來看一下，如何在將設計推進到更高層面的過程中最大限度地減少可能發(fā)生的任何問題，以及如何快速順利地通過調試階
-
用Verilog HDL進行可綜合RTL設計概述
1 前言 由于Verilog HDL硬件描述語言語法靈活、易懂，非常接近c語言的風格，所以逐漸成為集成電路設計領域中最為流行的設計語言。正是由于硬件描述語言的出現(xiàn)，才使得大規(guī)模、超大規(guī)模、特大規(guī)模、甚至千萬門系統(tǒng)級
-
Cadence擴展JasperGold平臺用于高級形式化RTL簽核
JasperGold形式驗證平臺新應用Superlint和Clock Domain Crossing助邏輯設計人員將IP開發(fā)時間縮短四周楷登電子(美國Cadence公司)今日正式發(fā)布JasperGold® 形式驗證平臺擴展版，引入高級形式化驗證技術的JasperGol
-
穿上這種高科技胸罩：你的健康我掌握
導讀：如果你想隨時隨地都能了解自己的身體健康狀況，你要做的只需穿上衣服即可，尤其是這種內衣。隨著智能服裝市場的蓬勃發(fā)展，這些智能服裝已經能夠全天候監(jiān)控使用者的身體狀況，包括收集心率和呼吸數(shù)據(jù)，它們將來
