-
中芯國際采用Cadence數(shù)字工具流程
要點：中芯國際新款40納米ReferenceFlow5.1結合了最先進的CadenceCCOpt和GigaOpt工藝以及Tempus時序簽收解決方案新款RTL-to-GDSII數(shù)字流程支持Cadence的分層低功耗流程和最新版本的通用功率格式(CPF)Cadence設計系統(tǒng)
-
運用智能的調試和綜合技術隔離FPGA設計中的錯誤
如果您的FPGA設計無法綜合或者沒能按預期在開發(fā)板上正常工作，原因往往不明，要想在數(shù)以千計的RTL和約束源文件中找出故障根源相當困難，而且很多這些文件還可能是其他設計人員編寫的。考慮到FPGA設計迭代和運行時間的
-
基于時序邏輯等效性檢查方法的RTL驗證
寄存器傳輸級(RTL)驗證在數(shù)字硬件設計中仍是瓶頸。行業(yè)調研顯示，功能驗證占整個設計工作的70%。但即使把重點放在驗證上面，仍有超過60%的設計出帶需要返工。其主要原因是在功能驗證過程中暴露出來的邏輯或功能瑕疵和
-
RFID和RTLS技術聯(lián)手保病人安全
如今，諸如射頻識別(RFID)和實時定位(RTLS)等技術正在逐漸改變一些醫(yī)院的運營方式，未來，這些技術將發(fā)揮更大的作用，然而，目前在醫(yī)療保健行業(yè)，這些技術仍未得到充分利用?！ 嶋H上，除了用于財產(chǎn)追蹤和供應
-
東芝將推出樣品交付周期較短的新款結構化陣列
東芝將推出樣品交付周期較短的新款結構化陣列
-
戴姆勒為Ubisense RTLS在制造領域造勢
Ubisense集團，提供實時定位系統(tǒng)(RTLS)技術，宣布其智能工廠系統(tǒng)方案已被汽車制造商戴姆勒集團采取，應用在奔馳S級豪華轎車的德國裝配線上。 根據(jù)Ubisense的陳述，戴姆勒公司首先是在拉施塔特廠進行了試點，收到
-
EDA廠商Cadence助Renesas加速實現(xiàn)周期降低成本
近日，Cadence設計系統(tǒng)公司宣布Renesas微系統(tǒng)有限公司已采用Cadence Encounter RTL Compiler用于綜合實現(xiàn)，尤其是將復雜ASIC設計的芯片利用率提高了15%，面積減少了8.4%，加速了實現(xiàn)周期并降低了成本。Renesas微
-
自上而下直到物理實現(xiàn)的DSP設計流程
自上而下直到物理實現(xiàn)的DSP設計流程
-
軟核、固核、硬核在FPGA中的概念分析
從IP核的提供方式上，通常將其分為軟核、固核和硬核這3類。從完成IP核所花費的成本來講，硬核代價最大;從使用靈活性來講，軟核的可復用使用性最高。1. 軟核(Soft IP Core)軟核在EDA 設計領域指的是綜合之前的寄存器傳
-
DSP設計流程
DSP設計流程
-
TLM驅動式的新方案探討
引言Cadence設計系統(tǒng)公司提供一種全面的SystemC TLM驅動式IP設計與驗證解決方案，包括方法學指南、高階綜合、有TLM感知的驗證以及客戶服務，推動用戶向TLM驅動設計與驗證流程轉變。下一個抽象級別建立在事務級建模(T
-
臺積電選用益華Virtuoso/Encounter平臺
益華電腦(Cadence)宣布臺積電已選用益華解決方案，適用于20奈米設計基礎架構，其解決方案涵蓋Virtuoso客制/類比與Encounter RTL-to-Signoff平臺。 益華晶片實現(xiàn)事業(yè)群資深副總裁徐季平表示，益華一直與臺積電和雙方的
-
手持式RFID讀寫器網(wǎng)絡接口設計
摘要：為適應RFID 讀寫器在不同應用系統(tǒng)中的要求，開發(fā)了一種以MSP430F149 單片機為核心的具有嵌入式以太網(wǎng)網(wǎng)絡接口的手持式RFID 讀寫器。文中介紹RFID 讀寫器中單片機與以太網(wǎng)控制器RTL8139 組成的網(wǎng)絡接口設計方法
-
醫(yī)療射頻識別技術RFID 未來產(chǎn)值或達170億美元
在題為“FRID在醫(yī)療保健和藥品：全球商業(yè)戰(zhàn)略報告”的報告中，GIA把增長的主要動因歸結為用戶對額外功能需求、RFID技術進步、假冒和過期藥品的防偽需求加大等。全球工業(yè)分析公司(GIA)發(fā)布了一個新的報告，
-
Wifi雙天線就很強嗎？WIFI芯片大解析
現(xiàn)在市面上的高清播放器，很多在宣傳雙天線，信號有多強，真實情況是這樣嗎?雙天線確實能增加信號增益，但如果信號本來就弱，就算使用雙天線也不能保證信號的穩(wěn)定接收，因為WIFI技術核心不在天線，而是WIFI芯片。現(xiàn)在
-
如何突破EDA功率的瓶頸
要點:1,雖然每個小組可以優(yōu)化局部功耗，但單個團隊不可能創(chuàng)建出一個低功耗設計。反之，任何一個小組都可能摧毀這種努力。2,功率估計是一種精確的科學。但是，只有當你擁有了一個完整設計和一組正確的矢量后，這種概念
-
基于統(tǒng)一功率格式的SoC的低功耗方案設計
基于統(tǒng)一功率格式的SoC的低功耗方案設計
-
不需要耦合電感器的 Hartley 振蕩器
檢查一個傳統(tǒng)的電路就會注意到它的標志：一個帶抽頭的電感器，它用于確定振蕩頻率，并提供維持振蕩的反饋。盡管可以方便地計算出某個額定頻率所需的總感量，但要找到耦合系數(shù)k仍有很高技術難度，并且可能需要進行實驗
-
影響檢驗條碼生成的若干因素
前段時間在為渠道解決問題時，發(fā)現(xiàn)渠道的技術人員對于檢驗項目的條碼生成規(guī)則不清楚。程序中產(chǎn)生標本條碼有三種方式，1通過醫(yī)囑發(fā)送產(chǎn)生;2采集工作站中生成產(chǎn)生;3通過預制條碼在采集站中進行綁定產(chǎn)生。同時條碼生成的
-
用RTL測試平臺驗證事務級IP模型
在系統(tǒng)級芯片設計中，設計驗證是一項十分重要的工作。傳統(tǒng)的驗證方法雖然比較簡單，但對設計工程師要求很高，而且驗證時間過長。本文介紹開放式設計和驗證語言SystemC，通過該語言可實現(xiàn)RTL測試平臺的復用，降低驗證
