ADC，也即模數(shù)轉(zhuǎn)換器?，F(xiàn)在，ADC具備重要的應(yīng)用。通過(guò)ADC，我們可以將模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)。為增進(jìn)大家對(duì)ADC的認(rèn)識(shí)，本文將對(duì)ADC的技術(shù)參數(shù)以及交錯(cuò)式ADC予以介紹。如果你對(duì)ADC具有興趣，不妨和小編一起繼續(xù)往下閱讀哦。

一、ADC技術(shù)參數(shù)

(一)ADC轉(zhuǎn)換精度

1、分辨率

A/D轉(zhuǎn)換器的分辨率以輸出二進(jìn)制(或十進(jìn)制)數(shù)的位數(shù)來(lái)表示。它說(shuō)明A/D轉(zhuǎn)換器對(duì)輸入信號(hào)的分辨能力。從理論上講，n位輸出的A/D轉(zhuǎn)換器能區(qū)分2n個(gè)不同等級(jí)的輸入模擬電壓，能區(qū)分輸入電壓的最小值為滿(mǎn)量程輸入的1/2n。在最大輸入電壓一定時(shí)，輸出位數(shù)愈多，分辨率愈高。例如A/D轉(zhuǎn)換器輸出為8位二進(jìn)制數(shù)，輸入信號(hào)最大值為5V，那么這個(gè)轉(zhuǎn)換器應(yīng)能區(qū)分出輸入信號(hào)的最小電壓為19.53mV 。

2、轉(zhuǎn)換誤差

轉(zhuǎn)換誤差通常是以輸出誤差的最大值形式給出。它表示A/D轉(zhuǎn)換器實(shí)際輸出的數(shù)字量和理論上的輸出數(shù)字量之間的差別。常用最低有效位的倍數(shù)表示。例如給出相對(duì)誤差不大于±LSB/2，這就表明實(shí)際輸出的數(shù)字量和理論上應(yīng)得到的輸出數(shù)字量之間的誤差小于最低位的半個(gè)字。

(二)轉(zhuǎn)換時(shí)間

在了解了模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度后，我們?cè)賮?lái)了解下模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間。

轉(zhuǎn)換時(shí)間是指A/D轉(zhuǎn)換器從轉(zhuǎn)換控制信號(hào)到來(lái)開(kāi)始，到輸出端得到穩(wěn)定的數(shù)字信號(hào)所經(jīng)過(guò)的時(shí)間。

不同類(lèi)型的轉(zhuǎn)換器轉(zhuǎn)換速度相差甚遠(yuǎn)。其中并行比較A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最高，8位二進(jìn)制輸出的單片集成A/D轉(zhuǎn)換器轉(zhuǎn)換時(shí)間可達(dá)到50ns以?xún)?nèi)，逐次比較型A/D轉(zhuǎn)換器次之，它們多數(shù)轉(zhuǎn)換時(shí)間在10-50μs以?xún)?nèi)。間接A/D轉(zhuǎn)換器的速度最慢，如雙積分A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間大都在幾十毫秒至幾百毫秒之間。在實(shí)際應(yīng)用中，應(yīng)從系統(tǒng)數(shù)據(jù)總的位數(shù)、精度要求、輸入模擬信號(hào)的范圍以及輸入信號(hào)極性等方面綜合考慮A/D轉(zhuǎn)換器的選用。

二、交錯(cuò)式ADC

通過(guò)上面的介紹，想必大家對(duì)ADC模數(shù)轉(zhuǎn)換器的技術(shù)參數(shù)、ADC轉(zhuǎn)換精度、ADC轉(zhuǎn)換時(shí)間有所認(rèn)識(shí)。在這部分，小編將對(duì)交錯(cuò)式ADC模數(shù)轉(zhuǎn)換器進(jìn)行介紹。

當(dāng)ADC被交錯(cuò)，兩個(gè)或更多的ADC，以及一個(gè)限定的計(jì)時(shí)關(guān)系 被 用于 以 同時(shí) 取樣 的 輸入 信號(hào) 和 產(chǎn)生 一個(gè)組合的輸出信號(hào)的結(jié)果在采樣帶寬在一些多個(gè)單個(gè)ADC的。利用m 個(gè)ADC可以將有效采樣率提高m倍。

為了簡(jiǎn)單和易于理解，我們將重點(diǎn)介紹兩個(gè)ADC的情況。如果兩個(gè)ADC的采樣率分別為fS交錯(cuò)，則最終的采樣率僅為2×f s。這兩個(gè)ADC必須具有時(shí)鐘相位關(guān)系，以使交織正常工作。

交錯(cuò)式ADC無(wú)疑是推動(dòng)接口實(shí)現(xiàn)更高效率的因素之一，能為系統(tǒng)設(shè)計(jì)人員提供多種優(yōu)勢(shì)。然而，隨著轉(zhuǎn)換器帶寬的增加，需在FPGA或ASIC中處理的數(shù)據(jù)量也變得非常龐大。必須找到一種有效的方法，處理來(lái)自轉(zhuǎn)換器的那么多數(shù)據(jù)。若采樣速率達(dá)到千兆樣本級(jí)別，那么在轉(zhuǎn)換器中繼續(xù)使用LVDS接口將是非常不實(shí)際的。因此，JESD204B是將大量數(shù)據(jù)從轉(zhuǎn)換器傳輸至FPGA或ASIC的有效途徑。

交錯(cuò)式ADC具有十分廣闊的應(yīng)用空間。在通信基礎(chǔ)設(shè)施中，存在著一種推動(dòng)因素，使ADC的采樣速率不斷提高，以便在諸如DPD(數(shù)字預(yù)失真)等線性化技術(shù)中支持多頻段、多載波無(wú)線電，同時(shí)滿(mǎn)足更寬的帶寬要求。 在軍事和航空航天領(lǐng)域，采樣速率更高的ADC可讓多功能系統(tǒng)用于通信、電子監(jiān)控和雷達(dá)等多種應(yīng)用中。工業(yè)儀器儀表應(yīng)用中始終需求采樣速率更高的ADC，以便精確測(cè)量速度更高的信號(hào)。

交錯(cuò)ADC時(shí)要注意的一件事是，在輸出頻譜中出現(xiàn)的雜散是由與交錯(cuò)ADC相關(guān)的缺陷引起的。這些缺陷基本上是兩個(gè)交錯(cuò)的ADC之間的不匹配。四個(gè)基本不匹配導(dǎo)致輸出頻譜中的雜散：偏移不匹配，增益不匹配，時(shí)序不匹配和帶寬不匹配。

以上便是此次小編帶來(lái)的“ADC”相關(guān)內(nèi)容，通過(guò)本文，希望大家對(duì)ADC的技術(shù)參數(shù)以及交錯(cuò)式ADC具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來(lái)更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!