半導(dǎo)體工藝發(fā)展是一個(gè)永恒的話題。從摩爾定律誕生之后，半導(dǎo)體產(chǎn)品技術(shù)的發(fā)展、性能的進(jìn)步和普及速度的快慢，最終幾乎都和工藝相關(guān)。沒有好的工藝，半導(dǎo)體產(chǎn)業(yè)幾乎無法快速前行。不過，近期隨著工藝快速進(jìn)步，技術(shù)難度越來越大，人們發(fā)現(xiàn)傳統(tǒng)的工藝技術(shù)已經(jīng)無法滿足7nm以下的制程了。好在科學(xué)家們通過努力研發(fā)，在FinFET之后，又帶來了全新的GAA工藝，希望延續(xù)現(xiàn)有半導(dǎo)體技術(shù)路線的壽命，進(jìn)一步推進(jìn)產(chǎn)品向前發(fā)展。

三星這下可慘了，得賣多少高價(jià)SSD才能賺回來?

據(jù)說三星3nm工藝的良率只有35%，從而嚇跑一大批客戶，包括火龍高通，之前已經(jīng)嚇跑了缺卡英偉達(dá)了。

不過，國內(nèi)芯片廠也只能羨慕了。沒辦法，3nm工藝現(xiàn)在只有臺(tái)積電，和三星才有。也只有它們才能幫別人代工，其它芯片廠沒這個(gè)實(shí)力。光刻機(jī)問題一天不解決，國產(chǎn)芯片就很難騰飛，被技術(shù)卡脖子是很無奈的事。

只能說，落后就要挨打，不論放在哪個(gè)行業(yè)，都是一樣的。千萬不要相信，對(duì)手是仁慈的，是善良的，是無私的。更不要相信，造不如買，造不如租這種夢話。

半導(dǎo)體工藝制程在進(jìn)入32nm以下的節(jié)點(diǎn)后，每一步都?xì)v盡艱辛。在如此小的尺度上，人們習(xí)以為常的傳統(tǒng)物理定律都會(huì)逐漸失去效果，量子效應(yīng)逐漸成為制程前進(jìn)的攔路虎。為此，科學(xué)家和工程師們?cè)谶^去的數(shù)年間發(fā)明了各種各樣的增強(qiáng)技術(shù)來對(duì)抗繼續(xù)微縮尺度所帶來的不確定性。包括High-K、特種金屬、SOI、FinFET、EUV等技術(shù)紛至沓來，終于將半導(dǎo)體工藝的典型尺寸推進(jìn)至7nm時(shí)代、甚至5nm時(shí)代。但是如果要進(jìn)一步向更小尺寸的工藝節(jié)點(diǎn)前行的話，人們又遇到了更多的麻煩。

現(xiàn)有半導(dǎo)體制造的主流工藝往往采用“鰭片晶體管”也就是FinFET技術(shù)進(jìn)行，它成功地延續(xù)了22nm以下數(shù)代半導(dǎo)體工藝的發(fā)展。從技術(shù)發(fā)展角度來看，平面晶體管在尺寸縮小至22nm后，漏電流控制將變得很困難。這是因?yàn)閯輭舅淼佬?yīng)導(dǎo)致了電流泄露。

所謂勢壘隧道效應(yīng)，是指雖然源極和漏極被絕緣的物體隔開無法導(dǎo)通，但是在絕緣層越來越薄之后，源極和漏極之間的距離也越來越近，最終兩者過于靠近，稍微施加電壓就會(huì)使得電子以概率的方式穿透絕緣層到達(dá)另外一端，這就帶來了漏電流和功耗問題。解決問題的方法就是FinFET，也就是將漏極和源極“立起來”，柵極再垂直構(gòu)造，形成了經(jīng)典的FinFET“鰭片”結(jié)構(gòu)。這種經(jīng)典的結(jié)構(gòu)不但在很大程度上增厚了絕緣層、解決了平面晶體管的隧道效應(yīng)，還為柵極帶來了更多有效的接觸面，使得電流阻礙降低，發(fā)熱也隨之下降。

三星電子半導(dǎo)體業(yè)務(wù)曾因芯片良率“造假”引發(fā)外界關(guān)注。據(jù)韓國媒體報(bào)道，2月末，三星高管可能在試產(chǎn)階段捏造了其5nm以下工藝的芯片良率，以抬高三星代工業(yè)務(wù)的競爭力。隨后，三星啟動(dòng)了對(duì)原本計(jì)劃擴(kuò)大產(chǎn)能和保證良率的資金下落的調(diào)查，進(jìn)一步了解半導(dǎo)體代工廠產(chǎn)量和良率情況。

據(jù)當(dāng)時(shí)一位熟悉三星電子內(nèi)部情況的官員對(duì)外透露，“由于晶圓代工廠交付的數(shù)量難以滿足代工訂單需求，公司對(duì)非內(nèi)存工藝的良率表示懷疑，事實(shí)上基于該良率是可以滿足訂單交付的。”另有業(yè)內(nèi)人士透露，在三星為高通生產(chǎn)的驍龍4nm制程芯片中，良品率僅為35%，并且三星自研的4nm制程SoC獵戶座2200的良率更低。以致于高通這樣的VIP客戶都要出走，重新使用臺(tái)積電生產(chǎn)驍龍8處理器。

不過從技術(shù)上來說，三星現(xiàn)在依然是唯一能緊追臺(tái)積電的晶圓代工廠，雖然在7nm、5nm及4nm節(jié)點(diǎn)上落后了一些，但在接下來的3nm節(jié)點(diǎn)三星更激進(jìn)，要全球首發(fā)GAA晶體管工藝(Gate-all-around)，放棄FinFET晶體管技術(shù)，而臺(tái)積電的3nm工藝依然會(huì)基于FinFET工藝。

三星之前表示，GAA是一種新型的環(huán)繞柵極晶體管，通過使用納米片設(shè)備制造出了MBCFET(Multi-Bridge-Channel FET，多橋-通道場效應(yīng)管)，該技術(shù)可以顯著增強(qiáng)晶體管性能，主要取代FinFET晶體管技術(shù)。

根據(jù)三星的說法，與7nm制造工藝相比，3nm GAA技術(shù)的邏輯面積效率提高了45%以上，功耗降低了50%，性能提高了約35%，紙面參數(shù)上來說卻是要優(yōu)于臺(tái)積電3nm FinFET工藝。

GAA 是一種新型的環(huán)繞柵極晶體管，利用 GAA 結(jié)構(gòu)可以實(shí)現(xiàn)更好的柵控能力和漏電控制，同時(shí)由于生產(chǎn)技術(shù)與 FinFET 基本相差無幾，在成本控制上也會(huì)有優(yōu)勢，這也是為何三星急于研發(fā) GAA 而幾乎放棄對(duì) FinFET 晶體管工藝進(jìn)行優(yōu)化。

根據(jù)報(bào)道，三星已經(jīng)做好在韓國平澤市的P3工廠開工建設(shè) 3nm 晶圓廠的準(zhǔn)備，預(yù)計(jì)今年6、7月份動(dòng)工，并同時(shí)導(dǎo)入設(shè)備。按照這個(gè)進(jìn)度，最快明年我們就能看到采用 3nm 工藝的新芯片量產(chǎn)，屆時(shí)也將會(huì)是三星與臺(tái)積電新一輪的正面交鋒，你看好誰呢?