在這篇文章中，小編將對(duì)FPGA的相關(guān)內(nèi)容和情況加以介紹以幫助大家增進(jìn)對(duì)它的了解程度，和小編一起來(lái)閱讀以下內(nèi)容吧。

一、FPGA可用于SOPC方向

嚴(yán)格意義上來(lái)說(shuō)這個(gè)已經(jīng)在FPGA設(shè)計(jì)的范疇之內(nèi)，只不過(guò)是利用FPGA這個(gè)平臺(tái)搭建的一個(gè)嵌入式系統(tǒng)的底層硬件環(huán)境，然后設(shè)計(jì)者主要是在上面進(jìn)行嵌入式軟件開(kāi)發(fā)而已。設(shè)計(jì)對(duì)于FPGA本身的設(shè)計(jì)時(shí)相當(dāng)少的。

就目前SOPC方向發(fā)展相比其它應(yīng)用方向相對(duì)較慢，其主要原因是因?yàn)镾OPC以FPGA為主，或者是在FPGA內(nèi)部的資源實(shí)現(xiàn)一個(gè)“軟”的處理器，或者是在FPGA內(nèi)部嵌入一個(gè)處理器核。但大多數(shù)的嵌入式設(shè)計(jì)卻是以軟件為核心，以現(xiàn)有的硬件發(fā)展情況來(lái)看，多數(shù)情況下的接口都已經(jīng)標(biāo)準(zhǔn)化，并不需要那么大的FPGA邏輯資源去設(shè)計(jì)太過(guò)復(fù)雜的接口。而且就目前看來(lái)SOPC相關(guān)的開(kāi)發(fā)工具還非常的不完善，以ARM為代表的各類(lèi)嵌入式處理器開(kāi)發(fā)工具卻早已深入人心，大多數(shù)以ARM為核心的SOC芯片提供了大多數(shù)標(biāo)準(zhǔn)的接口，大量成系列的單片機(jī)/嵌入式處理器提供了相關(guān)行業(yè)所需要的硬件加速電路，需要專(zhuān)門(mén)定制硬件場(chǎng)合確實(shí)很少。通常是在一些特種行業(yè)才會(huì)在這方面有非常迫切的需求。目前Xilinx已經(jīng)將ARMcortex- A9的硬核嵌入到FPGA里面，未來(lái)對(duì)嵌入式的發(fā)展有很大推動(dòng)，不過(guò)，不要忘了很多老掉牙的8位單片機(jī)還在嵌入式領(lǐng)域混呢，嵌入式主要不是靠硬件的差異而更多的是靠軟件的差異來(lái)體現(xiàn)價(jià)值的。

二、FPGA可重構(gòu)技術(shù)

FPGA上的可重構(gòu)技術(shù)根據(jù)FPGA芯片內(nèi)部的不同結(jié)構(gòu)可以分為兩種，分別是動(dòng)態(tài)可重構(gòu)和靜態(tài)可重構(gòu)。如果FPGA芯片是常規(guī)的SRAM結(jié)構(gòu)，那么它只能做到靜態(tài)可重構(gòu)，重構(gòu)過(guò)程必須首先發(fā)送中斷指令停止正在運(yùn)行的程序，之后再把全新的Bitstream文件加載到FPGA上。而如果FPGA芯片是特殊結(jié)構(gòu)，那么它就可以進(jìn)行動(dòng)態(tài)可重構(gòu)，重構(gòu)過(guò)程可以在FPGA運(yùn)行時(shí)期進(jìn)行，動(dòng)態(tài)可重構(gòu)不但可以在系統(tǒng)運(yùn)行時(shí)期隨時(shí)改變模塊參數(shù)，甚至可以在系統(tǒng)運(yùn)行時(shí)期在FPGA內(nèi)部的可重構(gòu)區(qū)域動(dòng)態(tài)重構(gòu)電路邏輯。

FPGA的動(dòng)態(tài)可重構(gòu)又可以分為動(dòng)態(tài)全局可重構(gòu)和動(dòng)態(tài)局部可重構(gòu)。動(dòng)態(tài)全局可重構(gòu)是指上位機(jī)給FPGA芯片加載一個(gè)全新的配置文件，而這個(gè)配置文件包含了新的任務(wù)需求所要涉及的整片F(xiàn)PGA內(nèi)所有資源，從而實(shí)現(xiàn)FPGA重新配置，上一個(gè)任務(wù)實(shí)現(xiàn)的所有邏輯電路將全部消除。在重構(gòu)操作執(zhí)行前，首先在外掛存儲(chǔ)器中加載多個(gè)不同任務(wù)需求的配置文件，同時(shí)每個(gè)配置文件中都包含該任務(wù)所需要涉及的FPGA芯片全部邏輯資源。正是因?yàn)槊恳粋€(gè)配置文件都包含了整塊FPGA芯片的所有資源，所以動(dòng)態(tài)全局可重構(gòu)只能從外掛存儲(chǔ)器中選擇將一個(gè)配置文件加載到FPGA芯片中。當(dāng)這個(gè)配置文件對(duì)應(yīng)的任務(wù)結(jié)束后，再選擇另一個(gè)新的配置文件加載到FPGA芯片中，通過(guò)不同配置文件的分時(shí)加載實(shí)現(xiàn)系統(tǒng)功能任務(wù)的切換。

這種動(dòng)態(tài)全局可重構(gòu)的實(shí)現(xiàn)方式比較容易，只需要在配置文件中寫(xiě)入該功能任務(wù)所包含的FPGA全部資源，但是這種實(shí)現(xiàn)方式因?yàn)榘抠Y源而導(dǎo)致文件較大，配置的時(shí)間也就相應(yīng)變長(zhǎng)。尤其是在兩個(gè)功能任務(wù)對(duì)應(yīng)的邏輯電路相差不大的配置文件先后進(jìn)行重構(gòu)時(shí)，本可以只改變相差部分的邏輯電路，卻要對(duì)FPGA芯片內(nèi)部的全部資源重新進(jìn)行改變。

動(dòng)態(tài)局部可重構(gòu)因?yàn)橹恢貥?gòu)部分區(qū)域，所以配置文件中的重構(gòu)內(nèi)容也相應(yīng)變小，重構(gòu)時(shí)間也隨之縮短。但是動(dòng)態(tài)局部可重構(gòu)的難點(diǎn)在于靜態(tài)區(qū)域和可重構(gòu)區(qū)域的大小劃分是否可以滿(mǎn)足系統(tǒng)功能要求、分別處在兩個(gè)區(qū)域的模塊之間如何進(jìn)行通信以及如何在可重構(gòu)區(qū)域進(jìn)行合理的布局布線。因此使用動(dòng)態(tài)局部可重構(gòu)的實(shí)現(xiàn)過(guò)程相對(duì)復(fù)雜。

以上便是小編此次想要和大家共同分享的內(nèi)容，如果你對(duì)本文內(nèi)容感到滿(mǎn)意，不妨持續(xù)關(guān)注我們網(wǎng)站喲。最后，十分感謝大家的閱讀，have a nice day!