什么是光刻機?光刻機為什么如此重要?只有理解了這一點，才能更好地理解我國芯片產業(yè)的現狀。需要說明的是，本文不是科普文，所以主要會從市場角度來描述光刻機。

在芯片的所有制造成本中，光刻機占了35%，光刻機同時也是制造芯片的核心設備。缺少了光刻機的支持，芯片的產量將會出現斷崖式的下跌，全球的電子工業(yè)乃至互聯(lián)網產業(yè)都將遭遇毀滅性的打擊。

目前，市場上的光刻機主要分為EUV光刻機和DUV光刻機，隨著時代的發(fā)展，EUV光刻機成為了光刻機的主流產品。EUV光刻機主要用于制作電腦、手機等產品的高端芯片?，F今，工藝在5nm以下的芯片制成工藝必須借助EUV光刻機完成。

很多朋友都知道我國是一個芯片需求大國，近兩年來在全球“缺芯危機”的大環(huán)境之下，我國的芯片自主研發(fā)和生產能力得到了極大的提升，但在光刻機領域仍然是短板。

很多朋友都知道我國是一個芯片需求大國，近兩年來在全球“缺芯危機”的大環(huán)境之下，我國的芯片自主研發(fā)和生產能力得到了極大的提升，但在光刻機領域仍然是短板。

6月17日，臺積電高管在美國硅谷舉行的技術研討會上表示，該公司將在2024年引入荷蘭廠商阿斯麥(ASML)的最新一代EUV(極紫外光)光刻機。

臺積電研發(fā)高級副總裁米玉杰在上述研討會上表示：“展望未來，臺積電將在2024年引入高數值孔徑的極紫外(High-NA EUV)光刻機，為的是開發(fā)客戶所需相關基礎設施和模式解決方案，進一步推動創(chuàng)新?！泵子窠懿⑽凑f明這項設備何時將用于量產。不過，臺積電業(yè)務開發(fā)資深副總經理張曉強隨后說明，臺積電2024年還不準備運用新的高數值孔徑EUV工具來生產，主要使用目的是跟伙伴進行研究。隨著芯片工藝越來越復雜先進，無論臺積電、三星還是英特爾都需要采用EUV光刻機。

今年早些時候，ASML對外表示，正在與其合作伙伴一起開發(fā)下一代High-NA光刻機 ——Twinscan EXE:5000 系列。據了解，新High-NA光刻機具有0.55NA(High-NA )的透鏡，分辨率達8納米，將非常復雜、非常龐大且價格昂貴，更有利于3納米及以上制程的工藝制造。路透社也曾報道，ASML公司已經獲得了 5 個 High-NA 產品的試點訂單，預計將于2024年交付，并有著“超過 5 個”訂單需要從2025年開始交付的量產型號。

在2022年早些時候，全球光刻機巨頭ASML公布了2022年的第一季度，第二代高數值孔徑(High-NA)光刻機TWINSCAN EXE:5200獲得了首個訂單，ASML的CEO溫彼得表示稱，截至目前為止，ASML已經收到了5個TWINSCAN EXE:5200的訂單。

據介紹，TWINSCAN EXE:5200系列光刻機主要面向的是3nm制程工藝，第二代的0.55 NAEUV光刻機會主要應用在2工藝制造上。這也意味著ASML一直提出了摩爾定律持續(xù)化可能在不久即將實現，幫助2nm實現量產。

NA表示的是光學系統(tǒng)的數值孔徑，表示光線的入射角度，使用更大的NA透鏡就可以打印出更小的結構。0.55NA可以實現的分辨率就是8nm。

之前對EUV技術不看好的英特爾公司現在積極向EUV技術靠攏，并希望能夠率先采用最新一代High-NA光刻機。英特爾高層之前對外表示，該公司會成為首發(fā)用戶，搶下了第一臺0.55NA的EUV光刻機，而且首批6臺中英特爾也占了大頭，臺積電、三星會慢一波。英特爾還表示，2025年將開始以高數值孔徑EUV進行生產。

日前正在歐洲訪問的三星集團副會長、三星集團實際控制人李在镕拜訪ASML。6月17日，韓媒體報道稱，李在镕在荷蘭訪問ASML之后，已經確保取得額外的極紫外光(EUV)微影設備。參加臺積電上述論壇的產業(yè)調查機構TechInsights半導體經濟學家赫奇森(G. Dan Hutcheson)說：“臺積電2024年擁有這種設備的重要性，在于他們更快速接觸到最先進技術?！焙掌嫔赋觯珽UV技術已成為走在尖端的關鍵，高數值孔徑EUV則是推進半導體技術的下一個重大創(chuàng)新。臺積電北美技術論壇連續(xù)兩年以線上方式舉行，今年于美國加州圣塔克拉拉市恢復舉辦實體論壇。臺積電在論壇上首度推出采用納米片電晶體的新一代先進2納米(N2)制程技術，以及支援N3與N3E制程的獨特TSMC FINFLEX技術，將成為全球第1家率先提供2納米制程代工服務的晶圓廠。

目前，最先進的芯片是 4/5 納米級工藝，下半年三星和臺積電還能量產 3nm 技術，而對于使用 ASML EUV 光刻技術的 Twinscan NXE:3400C 及類似系統(tǒng)來說，它們大都具有 0.33 NA(數值孔徑)的光學器件，可提供 13 nm 分辨率。

目前來看，這種分辨率尺寸對于 7 nm / 6 nm 節(jié)點 (36 nm ~ 38 nm) 和 5nm (30 nm ~ 32 nm) 的單模已經足夠用了，但隨著間距低于 30 nm(超過 5 nm 級的節(jié)點)到來，13 nm 分辨率可能需要雙重曝光技術，這是未來幾年內的主流方法。

對于后 3nm 時代，ASML 及其合作伙伴正在開發(fā)一種全新的 EUV 光刻機 ——Twinscan EXE:5000 系列，該系列機器將具有 0.55 NA(高 NA)的透鏡，分辨率達 8nm，從而在 3 nm 及以上節(jié)點中盡可能的避免雙重或是多重曝光。

IT之家了解到，目前三星和臺積電的技術均可采用單次曝光的 EUV 技術(NXE 3400C)，但是當節(jié)點工藝推進到 5nm 處時，則需要引入雙重曝光技術。對于各大晶圓代工廠來說，其主要的目標就是盡可能的避免雙重或是多重曝光。

當然，我們現階段 193nm 浸入式的 DUV 通過多重曝光也能夠實現 7nm 工藝，這同樣也是臺積電早期 7nm 所用的技術，但是這種技術更顯復雜，對良率、設備、成本等都提出了很大的挑戰(zhàn)，這同樣也是現行的 EUV 技術對比 DUV 的最大優(yōu)點。

自 2011 年開始，在芯片的制備中開始采用 22nm 和 16nm / 14nm 的 FinFET 晶體管結構。該結構優(yōu)點是速度快、能耗低，但缺點也很明顯：制造困難成本過高。也正是因為此，對節(jié)點工藝的提升從以前的 18 個月延長到了 2.5 年或更長的時間。對于更微小的晶體管結構，光刻中光罩(掩膜)上的納米線程結構也變得密集化，這逐漸超越了同等光源條件下的分辨率，從而導致晶圓上光刻得到的結構模糊。因此，芯片制造商開始轉向多重曝光技術，將原始的掩膜上的微結構間距放寬，采用兩個或多個掩膜分布進行曝光，最終將整套晶體管刻蝕到晶圓上。

在北美技術論壇上公布了新的制程路線圖，定于2025年量產2nm工藝，其采用Nanosheet(納米片電晶體)的微觀結構，取代FinFET。

期間，臺積電甚至規(guī)劃了5種3nm制程，包括N3、N3E、N3P、N3S和N3X……

臺積電還雄心勃勃地提出，要在2025年前將成熟和專業(yè)化制程的產能提高50%，包括興建更多的晶圓廠。

顯然，作為產能提升以及興建晶圓廠的關鍵核心設備，EUV光刻機少不了要采購一大批。