昨天一發(fā)文后1小時(shí)發(fā)現(xiàn)被自己蠢到了。WIFI IC工程師的思想其是我等螻蟻可以揣測(cè)的?。?！

文章計(jì)算WIFI6采用1024-QAM時(shí)需要將相位分割成636份，2.4G頻率下硬件的響應(yīng)速度要至少達(dá)到0.6ps級(jí)別。

一直糾結(jié)硬件如何能做到ps級(jí)別響應(yīng)，平時(shí)看芯片手冊(cè)最多也就8ps響應(yīng)速度，相當(dāng)于一檢測(cè)到邊沿就得完成解碼處理。都是晶體管，不可能做WIFI芯片的廠家比做CPU能達(dá)到更快的響應(yīng)速度。

借鑒DDR的設(shè)計(jì)

以前看DDR發(fā)展變遷史，記得好像是DDR3開始就多了一個(gè)參數(shù)用來調(diào)整延時(shí)的，數(shù)據(jù)返回需要一定時(shí)間，所需時(shí)間遠(yuǎn)大于1個(gè)時(shí)鐘周期，每次CPU讀取1個(gè)數(shù)據(jù)都要插入等待時(shí)間。怎么辦呢？

CPU: 讀取--等待------返回----讀取--等待------返回DDR: -----準(zhǔn)備--完成--------------準(zhǔn)備--完成

聰明的IC工程師想到巧妙的辦法——延時(shí)。檢測(cè)到邊沿的確不能立即返回?cái)?shù)據(jù)， 但可以利用這個(gè)邊沿做觸發(fā)器，觸發(fā)DDR內(nèi)部數(shù)據(jù)準(zhǔn)備，大約2.5個(gè)時(shí)鐘之后能完成數(shù)據(jù)反饋。

于是DDR和CPU之間做好約定，CPU特意錯(cuò)開3個(gè)時(shí)鐘，第3個(gè)時(shí)鐘邊沿發(fā)起讀取命令，第四個(gè)立即能得到數(shù)據(jù)返回，內(nèi)存訪問具有連續(xù)性，只要CPU不重新發(fā)內(nèi)存的地址，DDR會(huì)自動(dòng)的準(zhǔn)備好下一個(gè)要返回的數(shù)據(jù)，這么依賴CPU和DDR之間的等待時(shí)間大大縮短。

CPU: 觸發(fā)------讀取--返回--讀取--返回DDR: -----準(zhǔn)備--完成--------完成---

所以我想WIFI有可能也用了類似DDR的觸發(fā)、延時(shí)訪問機(jī)制。