1nm 的芯片會(huì)有嗎?業(yè)界預(yù)測，1nm 工藝制程最快可能在 2027 年試產(chǎn)、2028 年量產(chǎn)，個(gè)別廠商情況可能不同。目前，這個(gè)時(shí)間是按照臺(tái)積電、三星公布的 3nm 及更先進(jìn)制程的時(shí)間表推測的。這讓機(jī)哥更好奇 1nm 之后的芯片了。

從目前的芯片制程技術(shù)上來看，1nm(納米)確實(shí)將近達(dá)到了極限!為什么這么說呢?芯片是以硅為主要材料而制造出來的，硅原子的直徑約0.23納米，再加上原子與原子之間會(huì)有間隙，每個(gè)晶胞的直徑約0.54納米(晶胞為構(gòu)成晶體的最基本幾何單元)!1納米只有約2個(gè)晶胞大小。

納米也屬于長度單位，可能很多人不了解它到底有多小?毫米(mm)、厘米(cm)、米(m)大家都比較熟悉，10mm=1cm，100cm=1m，1mm=1/1000m。單位長度由大到小排列依次為：米(m)、分米(dm)、厘米(cm)、毫米(mm)、微米(μm)、納米(nm)，1m=1000mm，1mm=1000μm，1μm=1000nm，即1nm=10^-9m，相當(dāng)于1米平均分成10億份!每一份為1nm。

芯片的制造工藝常常用90nm、65nm、40nm、28nm、22nm、14nm來表示，比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工藝?，F(xiàn)在的CPU內(nèi)集成了以億為單位的晶體管，這種晶體管由源極、漏極和位于他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。

機(jī)哥寫粘芯片技術(shù)(Chiplet)那會(huì)兒，就有機(jī)友問過機(jī)哥。1nm 的芯片會(huì)有嗎?什么時(shí)候來?到現(xiàn)在才半年時(shí)間，沒想到啊!還沒來。但是，有消息了。據(jù)報(bào)道，晶圓代工大廠都在積極布局更先進(jìn)制程節(jié)點(diǎn)。業(yè)界預(yù)測，1nm 工藝制程最快可能在 2027 年試產(chǎn)、2028 年量產(chǎn)，個(gè)別廠商情況可能不同。目前，這個(gè)時(shí)間是按照臺(tái)積電、三星公布的 3nm 及更先進(jìn)制程的時(shí)間表推測的。臺(tái)積電之前給出了 3nm、2nm 的信息。臺(tái)積電 3 納米今年內(nèi)在臺(tái)灣地區(qū)量產(chǎn)、2 納米 2025 年量產(chǎn)。三星電子旗下晶圓代工部門則強(qiáng)調(diào)，2027 年自家最先進(jìn)技術(shù) 1.4 納米將導(dǎo)入量產(chǎn)。

臺(tái)積電(TSMC)的1nm芯片制程技術(shù)正逐漸成形。在今年夏天公布其與美國麻省理工學(xué)院(MIT)和國立臺(tái)灣大學(xué)(NTU)合作的結(jié)果后，臺(tái)積電據(jù)傳正計(jì)劃在桃園打造1nm晶圓廠。據(jù)悉，新的1nm芯片生產(chǎn)設(shè)施將落腳桃園龍?zhí)犊茖W(xué)園區(qū)，臺(tái)積電至今已在該科學(xué)園區(qū)經(jīng)營兩座半導(dǎo)體封測廠。

除了該公司的3nm芯片將于今年第四季度進(jìn)入量產(chǎn)，臺(tái)積電3nm制程節(jié)點(diǎn)的升級(jí)版—N3E也宣稱將在2023年下半年開始實(shí)現(xiàn)商用化生產(chǎn)。接下來，到2025年時(shí)在其位于新竹的寶山廠量產(chǎn)2nm芯片也備受期待。而相較于其3nm芯片，預(yù)計(jì)臺(tái)積電的2nm芯片處理速度可望提高10%至15%，同時(shí)功耗也可望降低25%至30%。

據(jù)悉，臺(tái)積電超越3nm制程節(jié)點(diǎn)的先進(jìn)制造技術(shù)目前正處于“探路”(pathfinding)階段。然而，臺(tái)積電在1nm技術(shù)取得突破這一事實(shí)則是一大關(guān)鍵進(jìn)展。

隨著半導(dǎo)體制程技術(shù)持續(xù)微縮，日益增加觸點(diǎn)的電阻，因此，臺(tái)積電和其他大型晶圓廠正致力于尋找具有極低電阻、可傳輸大電流且能用于量產(chǎn)的觸點(diǎn)材料。今年5月，臺(tái)積電宣布與MIT和NTU合作開發(fā)1nm制程節(jié)點(diǎn)的關(guān)鍵材料，但早前也曾為此澄清說，這些突破性進(jìn)展并不一定能很快地用于商業(yè)化芯片生產(chǎn)。

在MIT、臺(tái)灣大學(xué)和臺(tái)積電共同發(fā)表的研究論文中描述了由金屬誘導(dǎo)導(dǎo)電間隙而引發(fā)的制造挑戰(zhàn)，以及單層技術(shù)如何受到這些金屬誘導(dǎo)間隙的影響。此外，文中并建議采用后過渡金屬鉍和半導(dǎo)體單層過渡金屬二硫化物以縮減間隙的尺寸，從而生產(chǎn)出比以往更小尺寸的2D晶體管。

二維材料，是指電子僅可在兩個(gè)維度的納米尺度(1-100nm)上自由運(yùn)動(dòng)(平面運(yùn)動(dòng))的材料，如納米薄膜、超晶格、量子阱。以石墨烯為代表的二維層狀材料(two-dimensional layered materials，2DLMs)具有獨(dú)特的電學(xué)、光學(xué)、力學(xué)、熱學(xué)等性質(zhì)，在電子、光電子、能源、環(huán)境、航空航天等領(lǐng)域具有廣闊的應(yīng)用前景。

在石墨烯被發(fā)現(xiàn)后，由于二維過渡金屬硫族化合物(TMDCs)具有類似的結(jié)構(gòu)，成為一種新型的類石墨烯材料。因此，除去石墨烯外，以過渡金屬硫族化合物為代表的有MoS2、WS2、WSe2以及黑磷等材料，也被認(rèn)為是2D材料。其中，研究最廣泛的是二硫化鉬MoS2。

臺(tái)積電和MIT的團(tuán)隊(duì)已經(jīng)采用包括二硫化鉬(MoS2)、二硫化鎢(WS2)和二硒化鎢(WSe2)等各種現(xiàn)有半導(dǎo)體材料，展現(xiàn)其所實(shí)現(xiàn)的低觸點(diǎn)電阻。理論上，與二硫化鉬相比，電子應(yīng)該更快的穿過二硫化鎢(另一種 2D 材料)。但在英特爾的實(shí)驗(yàn)中，二硫化鉬器件更勝一籌。

對(duì)于硅基芯片來說，1nm可能會(huì)是這條路線的終點(diǎn)，但是對(duì)于人類芯片來說，1nm絕對(duì)不會(huì)是終點(diǎn)的。

首先、硅基芯片未來會(huì)面臨很大的發(fā)展限制。

一直以來芯片的材料都是以硅材料為主，但是隨著芯片工藝的不斷提升，傳統(tǒng)硅基芯片正在逐漸逼近極限，它的極限在哪里呢?那就是1nm。

而1納米之所以是硅基芯片的極限，這里面主要基于兩點(diǎn)考慮：

第一、硅原子的大小。

芯片的制造工藝就是將晶體管注入到硅基材料當(dāng)中，晶體管越多性能越強(qiáng)，想要提升芯片的工藝，那就要提高單位芯片面積的晶體管數(shù)量。

但是隨著芯片工藝的不斷提升，單位硅基芯片能夠承載的晶體管已經(jīng)越來越飽和，畢竟硅原子的大小只有0.12nm，按照硅原子的這個(gè)大小來推算，一旦人類的芯片工藝達(dá)到一納米，基本上就放不下更多的晶體管了，所以傳統(tǒng)的硅脂芯片基本上已經(jīng)達(dá)到極限了，如果到了1nm之后還強(qiáng)制加入更多的晶體管，到時(shí)芯片的性能就會(huì)出現(xiàn)各種問題。