臺積電今天上午正式宣布3nm工藝量產(chǎn)，這是當(dāng)前全球最先進(jìn)的半導(dǎo)體工藝，明年開始貢獻(xiàn)營收。

3nm好事將近的時(shí)候，也傳來了了2nm工藝的壞消息，那就是要延期幾個月。

臺積電的2nm工藝現(xiàn)在已經(jīng)開始征地，新廠房位于中科園區(qū)，原定5月份交地，不過最近因?yàn)榉N種限制，5月份交不了，最快也要3季度，比原定計(jì)劃要晚上幾個月，被認(rèn)為會影響臺積電2nm工藝的量產(chǎn)時(shí)間。

不過臺積電方面否認(rèn)了進(jìn)度變化，稱2nm工藝量產(chǎn)時(shí)間沒變，依然是2025年量產(chǎn)。

臺積電在6月份正式公布了2nm工藝，并透露了一些技術(shù)細(xì)節(jié)，相比3nm工藝，在相同功耗下，2nm速度快10~15%;相同速度下，功耗降低25~30%。

不過在晶體管密度上，2nm工藝的提升就不那么讓人滿意了，相比3nm只提升了10%，遠(yuǎn)低于以往至少70%的晶體管密度提升。

這可能是臺積電首次在2nm工藝上放棄FinFET晶體管，改用GAA晶體管所致，第一代工藝會保守一些。