電子元器件是一類(lèi)器件的總稱(chēng)，我們常見(jiàn)的元器件包括電阻、電敏、電容、電感、連接器等等。為增進(jìn)大家對(duì)元器件的認(rèn)識(shí)，本文將對(duì)元器件的布局、元器件的走線(xiàn)方式予以介紹。如果你對(duì)元器件具有興趣，不妨繼續(xù)往下閱讀哦。

一、元器件布局

布局中應(yīng)參考原理框圖，根據(jù)單板的主信號(hào)流向規(guī)律安排主要元器件。

元器件的排列要便于調(diào)試和維修，亦即小元件周?chē)荒芊胖么笤?、需調(diào)試的元、器件周?chē)凶銐虻目臻g。

相同結(jié)構(gòu)電路部分，盡可能采用“對(duì)稱(chēng)式”標(biāo)準(zhǔn)布局，按照均勻分布、重心平衡、版面美觀(guān)的標(biāo)準(zhǔn)優(yōu)化布局。

同類(lèi)型插裝元器件在X或Y方向上應(yīng)朝一個(gè)方向放置。同一種類(lèi)型的有極性分立元件也要力爭(zhēng)在X或Y方向上保持一致，便于生產(chǎn)和檢驗(yàn)。

發(fā)熱元件要一般應(yīng)均勻分布，以利于單板和整機(jī)的散熱，除溫度檢測(cè)元件以外的溫度敏感器件應(yīng)遠(yuǎn)離發(fā)熱量大的元器件。

布局應(yīng)盡量滿(mǎn)足以下要求：總的連線(xiàn)盡可能短，關(guān)鍵信號(hào)線(xiàn)最短;高電壓、大電流信號(hào)與小電流，低電壓的弱信號(hào)完全分開(kāi);模擬信號(hào)與數(shù)字信號(hào)分開(kāi);高頻信號(hào)與低頻信號(hào)分開(kāi);高頻元器件的間隔要充分。

去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。

元件布局時(shí)，應(yīng)適當(dāng)考慮使用同一種電源的器件盡量放在一起， 以便于將來(lái)的電源分隔。

二、電子元器件走線(xiàn)方式

1 )時(shí)鐘的布線(xiàn)：

時(shí)鐘線(xiàn)是對(duì)EMC 影響最大的因素之一。在時(shí)鐘線(xiàn)上應(yīng)少打過(guò)孔，盡量避免和其它信號(hào)線(xiàn)并行走線(xiàn)，且應(yīng)遠(yuǎn)離一般信號(hào)線(xiàn)，避免對(duì)信號(hào)線(xiàn)的干擾。同時(shí)應(yīng)避開(kāi)板上的電源部分，以防止電源和時(shí)鐘互相干擾。

如果板上有專(zhuān)門(mén)的時(shí)鐘發(fā)生芯片，其下方不可走線(xiàn)，應(yīng)在其下方鋪銅，必要時(shí)還可以對(duì)其專(zhuān)門(mén)割地。對(duì)于很多芯片都有參考的晶體振蕩器，這些晶振下方也不應(yīng)走線(xiàn)，要鋪銅隔離。

2)直角走線(xiàn)：

直角走線(xiàn)一般是PCB布線(xiàn)中要求盡量避免的情況，也幾乎成為衡量布線(xiàn)好壞的標(biāo)準(zhǔn)之一，那么直角走線(xiàn)究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢?

從原理上說(shuō)，直角走線(xiàn)會(huì)使傳輸線(xiàn)的線(xiàn)寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)不光是直角走線(xiàn)，頓角，銳角走線(xiàn)都可能會(huì)造成阻抗變化的情況。

直角走線(xiàn)的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面：

拐角可以等效為傳輸線(xiàn)上的容性負(fù)載，減緩上升時(shí)間;阻抗不連續(xù)會(huì)造成信號(hào)的反射;直角尖端產(chǎn)生的EMI。

3)差分走線(xiàn)：

差分信號(hào)(Differential Signal)在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)。

定義：通俗地說(shuō)，就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào)，接收端通過(guò)比較這兩個(gè)電壓的差值來(lái)判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對(duì)走線(xiàn)就稱(chēng)為差分走線(xiàn)。

差分信號(hào)和普通的單端信號(hào)走線(xiàn)相比，最明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面：

抗干擾能力強(qiáng)，因?yàn)閮筛罘肿呔€(xiàn)之間的耦合很好，當(dāng)外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線(xiàn)上，而接收端關(guān)心的只是兩信號(hào)的差值，所以外界的共模噪聲可以被完全抵消。

能有效抑制EMI，同樣的道理，由于兩根信號(hào)的極性相反，他們對(duì)外輻射的電磁場(chǎng)可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。

時(shí)序定位精確，由于差分信號(hào)的開(kāi)關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn)，而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號(hào)的電路。

目前流行的LVDS(low voltage differential signaling)就是指這種小振幅差分信號(hào)技術(shù)。

對(duì)于PCB工程師來(lái)說(shuō)，最關(guān)注的還是如何確保在實(shí)際走線(xiàn)中能完全發(fā)揮差分走線(xiàn)的這些優(yōu)勢(shì)。也許只要是接觸過(guò)Layout的人都會(huì)了解差分走線(xiàn)的一般要求，那就是“等長(zhǎng)、等距”。

等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性，減少共模分量;等距則主要是為了保證兩者差分阻抗一致，減少反射?！氨M量靠近原則”有時(shí)候也是差分走線(xiàn)的要求之一。

4)蛇形線(xiàn)：

蛇形線(xiàn)是Layout中經(jīng)常使用的一類(lèi)走線(xiàn)方式。其主要目的就是為了調(diào)節(jié)延時(shí)，滿(mǎn)足系統(tǒng)時(shí)序設(shè)計(jì)要求。

設(shè)計(jì)者首先要有這樣的認(rèn)識(shí)：蛇形線(xiàn)會(huì)破壞信號(hào)質(zhì)量，改變傳輸延時(shí)，布線(xiàn)時(shí)要盡量避免使用。

但實(shí)際設(shè)計(jì)中，為了保證信號(hào)有足夠的保持時(shí)間，或者減小同組信號(hào)之間的時(shí)間偏移，往往不得不故意進(jìn)行繞線(xiàn)。

注意點(diǎn)：

成對(duì)出現(xiàn)的差分信號(hào)線(xiàn)，一般平行走線(xiàn)，盡量少打過(guò)孔，必須打孔時(shí)，應(yīng)兩線(xiàn)一同打孔，以做到阻抗匹配。

相同屬性的一組總線(xiàn)，應(yīng)盡量并排走線(xiàn)，做到盡量等長(zhǎng)。從貼片焊盤(pán)引出的過(guò)孔盡量離焊盤(pán)遠(yuǎn)些。

以上便是此次小編帶來(lái)的元器件相關(guān)內(nèi)容，通過(guò)本文，希望大家對(duì)元器件具備一定的認(rèn)知。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來(lái)更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!