在調制信號波ur一個整周期內,逆變器輸出的PWM波形由±Ud和0三種電平構成。
1、將模擬電路和數(shù)字電路分開:將模擬電路和數(shù)字電路的地線和供電線分開布局和走線,盡量采用交錯布線的方式,減少相互干擾。
2、增加電源濾波器:在電源輸入端增加適當?shù)腞C或LC濾波器,減少高頻噪音。
3、設計高速傳輸線時,采用差分傳輸線或屏蔽傳輸線,降低串擾的影響。差分線信號線的布局和走線應保持對稱,減少信號線的間距,以減少電磁耦合。
4、盡量減少高頻電路布線的長度和幅度。高速信號線要注意避免與其他信號線平行。#優(yōu)質作者榜#
5、使用屏蔽線材:當信號傳輸線路易受到外界干擾時,考慮帶有屏蔽的線材進行連接,接地屏蔽層,來抗干擾。
6、使用屏蔽罩:在感覺到可能會有干擾源的電路周邊,使用金屬屏蔽罩,以隔離或屏蔽外部干擾。同時,對需要進行防御的電路進行電磁屏蔽以提高抗干擾能力。
7、細化地面鋪設:遵循信號地、模擬地和數(shù)字地分離的原則。通過合理鋪設地面,可以提高地面的抗干擾能力,減少耦合和共模干擾。同時,使用整片地面鋪設,并增加分割泄露電流引線,以避免地下循環(huán)。
8、確保良好的地和電源連接:對于抗干擾設計來說,地和電源連接非常重要。良好的地和電源連接可以有效降低回路共模干擾和地回流路徑的電壓降低。
9、使用外接濾波元件:在需要進行抗干擾的接口電路中,可以使用外接的濾波元件,如濾波電容器、濾波電感器等,以消除噪聲和干擾。
印制電路板(PCB)的抗干擾設計對于確保電路的穩(wěn)定運行至關重要。以下是一些增強PCB抗干擾能力的常用設計措施:
1. 電源線設計
為了確保穩(wěn)定的電源供應并減少噪聲干擾,電源線的設計應遵循以下原則:
根據(jù)電路板的電流大小,適當加寬電源線寬度,以減少環(huán)路電阻。
電源線和地線的布局應與數(shù)據(jù)傳輸方向一致,這有助于提升抗噪聲性能。
2. 地線設計原則
地線的設計對于控制電磁干擾(EMI)非常重要。以下是一些基本準則:
數(shù)字地與模擬地分開:在布局時,應盡量將數(shù)字和模擬電路的地線分開。低頻電路通常采用單點并聯(lián)接地,而高頻電路則傾向于多點串聯(lián)接地。
地線寬度:地線應足夠寬(建議至少2~3mm),以確保在電流變化時接地電位保持穩(wěn)定。
閉環(huán)地線:對于純數(shù)字電路的印制板,構成閉環(huán)路的地線有助于提高抗噪聲能力。
3. 退耦電容配置
退耦電容對于穩(wěn)定電源和減少噪聲至關重要。以下是一些配置退耦電容的通用規(guī)則:
電源輸入端:跨接10~100uF的電解電容器,如果空間允許,使用更大容量的電容器更佳。
集成電路芯片:每個芯片旁邊應布置一個0.01uF的瓷片電容。若空間有限,可每4~8個芯片共用一個1~10uF的鉭電容。
敏感器件:對于如RAM、ROM等抗噪能力弱的存儲器件,應在其電源線和地線之間直接接入退耦電容。
引線長度:電容引線應盡可能短,尤其是高頻旁路電容,應避免引線。
接觸器和繼電器:這些元件在操作時會產(chǎn)生火花放電,應使用RC電路來吸收放電電流,一般電阻R取1~2K,電容C取2.2~47uF。
CMOS電路:由于CMOS電路的輸入阻抗較高且容易受到感應,對于未使用的輸入端,應接地或接正電源。
通過以上的設計措施,可以顯著提高PCB的抗干擾性能,確保電子設備在各種電磁環(huán)境中的穩(wěn)定運行。
PCB板的干涉存在
實際研究表明,PCB板設計有四個主要干擾方面:電源噪聲、傳輸線干擾、耦合和電磁干擾(EMI)。
1.電源噪音
高頻電路中電源的噪聲對高頻信號的影響尤為明顯。因此,首先電源必須是低噪音的。在這里,干凈的土地和干凈的電源同樣重要。
電源特性
2.傳輸線
PCB中只能出現(xiàn)兩種類型的傳輸線。也就是說,帶線和微虛線、傳輸線的最大問題是反射。反射會導致很多問題。例如,負載信號可以是原始信號和回波信號的疊加,從而增加信號分析的難度。反射會造成回聲損失(逆損耗),對信號的影響與可加性噪聲干擾一樣嚴重。
3.結合
干擾源產(chǎn)生的干擾信號是通過一定的耦合通道對電氣控制系統(tǒng)起到電磁干擾作用。
干涉的結合方式是通過電線、空間、公共線路等作用于電氣控制系統(tǒng)。分析主要包括直接耦合、公共阻抗耦合、電容耦合、電磁感應耦合、輻射耦合等。
共同阻抗耦合
4.電磁干擾(EMI)
電磁干擾EMI有傳導干擾和輻射干擾兩種。傳導干擾是指通過傳導介質將信號從一個電網(wǎng)絡合并(干擾)到另一個電網(wǎng)絡。
輻射干擾是指干擾源通過空間將信號合并(干擾)到其他電氣網(wǎng)絡中。
在高速PCB和系統(tǒng)設計中,高頻信號線、集成電路上的引腳、各種連接器等可以成為具有天線特性的輻射干擾源,發(fā)射電磁波,影響其他系統(tǒng)或系統(tǒng)內其他子系統(tǒng)的正常運行。
多氯聯(lián)苯設計抗干擾措施
印刷電路板的抗干擾設計與特定電路有著密切的關系,接下來僅討論PCB抗干擾設計的一些常見措施。
1.電源線設計
根據(jù)印刷電路板電流的大小,最大限度地增加電源線寬度,以減少回路電阻。同時,通過匹配電源線、地線的方向和數(shù)據(jù)傳輸?shù)姆较?,有助于提高噪聲防護能力。
Pcb設計接地設計原則
(1)在數(shù)字上與模擬分離。如果電路板上同時存在邏輯電路和線性電路,則應盡可能將其分離。低頻電路的地面應盡可能使用單點并行接地,在實際布線困難的情況下,可以部分串聯(lián)連接,然后并行接地。高頻電路應使用多點串行接地,地線應短而租賃,高頻元件周圍應盡可能使用電網(wǎng)形狀的大面積箔片。(2)地線應盡可能粗。當?shù)鼐€用作非常縫的線時,接地電位會隨著電流的變化而變化,從而降低抗噪聲性能。因此,地線必須加粗,以便通過的電流是印刷電路板允許電流的三倍。如果可能,地線應至少為2~3毫米。
(3)地線形成閉環(huán)。只有數(shù)字電路組成的印刷版,接地電路是塊狀回路,大部分都能提高噪音預防能力。
3.蓮藕電容配置
PCB設計的一種常用方法是在印刷版的每個主要部分配置適當?shù)纳徟弘娙萜鳌I徟弘娙莸囊话憬M成原則如下:
(1)電源輸入端橫跨10~100uf的電解電容器。如果可能的話,最好收到100uF以上。
(2)原則上,每個集成電路芯片必須放置0.01pF的陶瓷電容器,如果印刷板縫隙不足,每4~8個芯片可以放置1~10pF的電容器。
(3)RAM、ROM存儲裝置等噪聲耐受能力弱、斷電時功率變化較大的部件,應直接在芯片的電源線和接地之間訪問藕合電容器。
(4)電容器引線不能過長。特別是高頻旁路電容器不能有引線。
Pcb設計中消除電磁干擾的方法
(1)減少環(huán)路:每個環(huán)路對應于天線,因此必須最大限度地減少環(huán)路數(shù)、環(huán)路面積和環(huán)路天線效果。通過確保信號在任意兩個點上只有唯一的環(huán)路路徑,避免人為環(huán)路,并盡可能使用電源層。
(2)過濾器:電源線和信號線都可以使用過濾器來減少EMI。有三種方法:耦合器容量、EMI濾波器、磁性元件。
過濾器的類型
(3)屏蔽。
(4)盡量降低高頻裝置的速度。
(5)增加PCB板的介電常數(shù)可以防止高頻部分向外輻射,例如板附近的傳輸線。增加PCB板的厚度,最小化微帶線的厚度,可以防止電磁導線溢出,防止輻射。