chiplet其實(shí)就是小芯片，但是chiplet這兩年在行業(yè)內(nèi)卻變得異?；馃岷蛡涫茏放?。為增進(jìn)大家對(duì)chiplet的認(rèn)識(shí)，本文將對(duì)chiplet、chiplet具備的技術(shù)優(yōu)勢(shì)以及chiplet仿真面臨的挑戰(zhàn)予以介紹。如果你對(duì)chiplet或是對(duì)本文具有興趣，不妨和小編一起來繼續(xù)往下閱讀哦。

一、什么是chiplet

雖然小芯片(Chiplet)已經(jīng)存在了幾十年，但如今它們已成為芯片制造領(lǐng)域最熱門的趨勢(shì)，為從個(gè)人電腦到服務(wù)器、手機(jī)和可穿戴設(shè)備等數(shù)百萬臺(tái)設(shè)備提供動(dòng)力。

雖然小芯片已經(jīng)存在了幾十年，但其使用在歷史上僅限于特定的專業(yè)應(yīng)用。然而，如今它們處于技術(shù)的最前沿，為全球數(shù)百萬臺(tái)臺(tái)式電腦、工作站、服務(wù)器、游戲機(jī)、手機(jī)甚至可穿戴設(shè)備提供支持。

短短幾年間，大多數(shù)領(lǐng)先的芯片制造商都已采用小芯片技術(shù)來推動(dòng)創(chuàng)新?，F(xiàn)在很明顯，小芯片即將成為行業(yè)標(biāo)準(zhǔn)。

當(dāng)前，在芯片制造工藝持續(xù)靠近物理極限的同時(shí)，封裝技術(shù)發(fā)展日新月異。其中，Chiplet已經(jīng)成為“后摩爾時(shí)代”的重要技術(shù)途徑之一。Chiplet創(chuàng)新了芯片封裝理念，正對(duì)芯片的設(shè)計(jì)、制造、封裝、測(cè)試全流程，產(chǎn)生一個(gè)革命性的變化，這也將讓產(chǎn)業(yè)鏈全面受益。

Chiplet其核心是實(shí)現(xiàn)芯片間的高速互聯(lián)，且兼顧多種芯片互聯(lián)后的重新布線，為實(shí)現(xiàn)既定性能，對(duì)Chiplet之間的布線密度、信號(hào)傳輸質(zhì)量提出較高要求，封裝加工精度與難度進(jìn)一步加大，并且要考慮散熱和功率分配等問題。因此，Chiplet 技術(shù)因此需要高密度、大帶寬的先進(jìn)封裝技術(shù)提供硬件支持， 大概率采用先進(jìn)封裝方案，如 SiP（系統(tǒng)級(jí)封裝技術(shù)）、RDL（晶圓重布線技術(shù)）、Bumping （晶圓凸點(diǎn)工藝）、Fan-in/out（扇入/扇出式封裝）等。先進(jìn)封裝技術(shù)是 Chiplet 的基礎(chǔ)，Chiplet 方案大大推動(dòng)先進(jìn)封裝技術(shù)的發(fā)展。

二、Chiplet有哪些技術(shù)優(yōu)勢(shì)

1、提高芯片良率

傳統(tǒng)的單芯片設(shè)計(jì)模式，隨著芯片尺寸的不斷縮小，邁入3nm、2nm制程后，芯片的良率成為一大挑戰(zhàn)。據(jù)悉，頭部晶圓大廠的3nm良率也僅在50%左右。而Chiplet技術(shù)將芯片設(shè)計(jì)分解成多個(gè)更小的模塊，每個(gè)模塊可以單獨(dú)進(jìn)行制造和測(cè)試，從而可以提高整體芯片的良率。

2、降低芯片成本

隨著行業(yè)轉(zhuǎn)向更小的工藝節(jié)點(diǎn)，生產(chǎn)大型芯片的成本持續(xù)增加。目前臺(tái)積電3納米晶圓每片成本為20,000美元，比5nm（16,000 美元）晶圓成本上漲了25%，而行業(yè)預(yù)計(jì)2nm晶圓成本將比3nm再增加50%。制造大型整體芯片將變得越來越不經(jīng)濟(jì)。在摩爾定律基本上不再帶來經(jīng)濟(jì)效益的情況下，Chiplet被認(rèn)為是最好的大芯片替代設(shè)計(jì)方法。Chiplet技術(shù)可以采用不同制程工藝、不同代工廠來制造不同的模塊，例如可以使用成熟的制程工藝來制造成熟的IP模塊，而使用更先進(jìn)的制程工藝來制造關(guān)鍵的性能模塊，這種混合制程工藝可以降低芯片的整體成本。

3、提高芯片靈活性

Chiplet技術(shù)可以根據(jù)不同的需求定制芯片配置，例如可以根據(jù)客戶的需求選擇不同的IP模塊或調(diào)整模塊的數(shù)量。由于模塊化設(shè)計(jì)使得各個(gè)模塊獨(dú)立，設(shè)計(jì)者可以針對(duì)特定需求對(duì)特定模塊進(jìn)行優(yōu)化和迭代，而不會(huì)影響其他模塊。這種靈活性使得芯片能夠更好地滿足不同的市場(chǎng)需求。

三、chiplet仿真面臨哪些挑戰(zhàn)

1、性能和功能

傳統(tǒng)仿真器因集中式routing and clocking，隨著設(shè)計(jì)規(guī)模增加，性能呈指數(shù)級(jí)下降，Chiplet技術(shù)在增加系統(tǒng)復(fù)雜性的同時(shí)加劇了這一挑戰(zhàn)；

客戶實(shí)時(shí)操作系統(tǒng)、人工智能、視頻解碼仿真中，為提高性能，不得不放棄仿真器提供的調(diào)試功能。

2、超大設(shè)計(jì)規(guī)模

小chiplet組成了大芯片系統(tǒng)，總設(shè)計(jì)規(guī)模高達(dá)500億個(gè)晶體管，對(duì)仿真加速器的可擴(kuò)展規(guī)模及FPGA利用率提出了更高要求；

速度為10s, 100s of Tbps的多種chiplet接口。

3、工程效率

合理的編譯時(shí)間和運(yùn)行時(shí)間，與軟件IDE處于同一數(shù)量級(jí)；

全局可見性和可控性，內(nèi)置專用邏輯分析儀，觸發(fā)器，斷言，以精確定位波形，用于跨團(tuán)隊(duì)調(diào)試；

4、多個(gè)ChipletVendor的生態(tài)系統(tǒng)

虛擬集成來自多個(gè)供應(yīng)商的異構(gòu)chiplet設(shè)計(jì)，并在一個(gè)開放和安全的平臺(tái)上驗(yàn)證它們。

每個(gè)chiplet設(shè)計(jì)都需要有便攜性，且可定義需探測(cè)的信號(hào)。

以上便是此次帶來Chiplet的相關(guān)內(nèi)容，通過本文，希望大家對(duì)Chiplet已經(jīng)具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!