在SoC設計中，對共存元件特別是非易失存儲器進行排列，可不是一件容易的事情，因為有復雜度要求，就會有潛在成本的上升。其決竅就是在確保最終IC仍能提供有成本效益的取代方案的同時對各種元件加以集成。

現(xiàn)代汽車中日益增加的汽車電子元件已對汽車的空間和重量提出了挑戰(zhàn)。并且，在汽車電子集成的過程中，當重量的問題通過使線束合理化得以改進后，空間的限制仍然為主要的關注點。

因此，對于關注節(jié)省空間的工程師們來說，所采用的潛在的半導體技術集成水平就顯得從未有過的重要。無論怎樣，通過集成電路對元件進行替換，最新技術有助于使元件數(shù)量趨于合理，而增加IC的“智能”性也能進一步改進集成的功效。

實現(xiàn)這一高水平集成的關鍵在于混合信號半導體技術。利用該技術可進行這樣一種開發(fā)應用：將模擬和數(shù)字元件及一些高壓三極管結合到一個單芯片當中。顯而易見，這一使得應用面板上的元件數(shù)量降低到一個單一封裝器件的能力，為節(jié)約大量空間提供了可能。

當今的半導體技術如果也能為嵌入一顆微控制器及非易失存儲器提供可能，集成元件就能為工程師們提供一種快捷并可進行本地控制和應用管理的方法，該應用管理的范圍囊括傳感器接口方案及電機驅動器所需的機電執(zhí)行裝置方案，這在現(xiàn)代汽車中正日益普及。這一工藝對系統(tǒng)級芯片元件和諸如智能傳感器接口之類器件的應用提供了可能。

更優(yōu)成本

你可以想象，對各種不同的共存元件進行安排，特別是還要產生必要的NVM可不是一件容易的事。因為有復雜度要求，就會有潛在成本的上升。因此其決竅就是在確保最終IC仍能提供有成效的取代方案的同時對各種元件加以集成。

要做到這一點，最重要的是查看應用結構并對每個功能塊的規(guī)格進行預估。例如在大多數(shù)應用中，NVM的復雜技術可能有助于使整個芯片的面積減少三分之一。對諸如16或32閃存與8kB的電可擦除只讀存儲器(EEPROM)之類的應用更可見其優(yōu)勢。

尤其需要強調的一點是：設計中NVM元件不可與其它如引擎控制單元(ECU)或BCU車身控制單元(BCU)混合使用。通過這種方式，工藝成本可降低，元件面積的三分之二都不需要采用復雜的NVM工藝，并且半導體制作過程中所需的價格不菲的光刻掩膜的成本也會降至最低點。

另一種將兩種工藝集成在同一塊芯片的取代方法是以兩種不同的半導體工藝將兩種獨立的芯片集成在一起。例如將從不同的生產線獲得的兩種裸片結合到同一塑料封裝中，就使現(xiàn)有制造工藝的能力得以利用。這里的問題是：在所采用的裝配流程中，是選擇堆疊式或是選擇并列工藝？因為兩種工藝各有其利弊。

堆棧裸片工藝固然穩(wěn)定，但也會出現(xiàn)因消費者現(xiàn)場失誤造成的不利：由于一個裸片會掩蓋問題并對問題的分析造成阻礙，因而很難對出現(xiàn)故障的器件進行分析。另一方面，采用并列技術需要對定制壓焊墊進行定位，以有效地在兩個芯片之間進行綁定。絕大部分應用所采用的首選方案均需要一個具有嵌入式閃存的標準微控制器，這種內部綁定的應用具有重大實際限制。

這就是此前所提到過的，AMI半導體已開發(fā)了用于嵌入式閃存的自有方案，即大家所知的HiMOS。這種技術基于一種簡化的方法，僅僅在基礎半導體工藝的制作過程中增加了幾個步驟而已。由于額外制作步驟的數(shù)量減少了，HiMOS工藝是嵌入式非易失存儲器的成本降低到可以集成到一個單芯片之中。

通過HiMO NVM技術與公司建立的I3T80智能電源技術的集成，已能在單個芯片中提供0.35 μm CMOS混合信號及80V高壓的能力，使得完全集成的SoC方案得以發(fā)展，實現(xiàn)了成本和空間的顯著降低及性能的提升。特別是包含閃存工藝只需要對I3T80基礎工藝掩膜組增加三個光罩層。對于一個嵌入式閃存的單個芯片，它只占該芯片總體積三分之一；掩膜層數(shù)量越少，HiMOS方案的單元密度就越低，從而使整個替代技術的凈成本降低15%。

未來之路

最后，除了節(jié)省空間之外，具有高壓能力的嵌入式閃存技術的一個更大的優(yōu)勢在于元件的長期供應。例如，在汽車與工業(yè)應用中，產品的壽命周期能達10年或更多。將閃存嵌入IC可以防止出現(xiàn)技術生命終結的風險，并且由于逐步淘汰當前工藝而采用新的工藝，需要對設計進行定期檢驗，這是采用分立式NVM或閃存微控制器時經(jīng)常會出現(xiàn)的問題。