高介電常數(shù)柵電介質(zhì)和金屬柵極技術(shù)(以下簡稱HKMG)使摩爾定律在45/32納米節(jié)點(diǎn)得以延續(xù)。目前的HKMG工藝有兩種主流整合方案，分別是“先柵極”和“后柵極”。“后柵極”又稱為可替換柵極(以下簡稱RMG)，使用該工藝時高介電常數(shù)柵電介質(zhì)無需經(jīng)過高溫步驟，所以VT偏移很小，芯片的可靠性更高。因此業(yè)界在制造高性能芯片時更傾向于選擇RMG工藝。然而，RMG工藝流程涉及更多的工藝步驟，面臨更多的工藝難關(guān)和設(shè)計(jì)限制。難關(guān)之一就是平坦度極難達(dá)標(biāo)。

典型的RMG工藝流程依次包括(圖1)：臨時多晶硅柵極結(jié)構(gòu)的形成，第一層間電介質(zhì)(ILD0)氧化硅的沉積，ILD0化學(xué)機(jī)械研磨直至臨時多晶硅柵極完全曝露，刻蝕去除多晶硅柵極，功函數(shù)材料的淀積，金屬鋁的沉積，以及金屬鋁的化學(xué)機(jī)械研磨。作為RMG工藝流程步驟之一，ILD0化學(xué)機(jī)械研磨對于HKMG結(jié)構(gòu)的順利形成至關(guān)重要。

由于柵極結(jié)構(gòu)對尺寸控制要求非常嚴(yán)格(WIW和WID)，如果缺少嚴(yán)格控制最終研磨厚度的工藝手段，將會帶來一系列的工藝整合問題，比如：柵極電阻波動，柵極填充不足，源/漏極曝露等等。這些問題最終都會損害芯片性能。為了確保芯片的優(yōu)良性能和可靠性，制造工藝必須嚴(yán)格控制WIW、WID以及WTW的厚度差異。

應(yīng)用材料公司已經(jīng)成功研發(fā)出一套在Reflexion? LK機(jī)臺上實(shí)現(xiàn)的三步化學(xué)機(jī)械研磨工藝，以解決ILD0化學(xué)機(jī)械研磨過程中的WIW、WID和WTW厚度控制問題。第一步(P1)，研磨移除大部分的ILD0電介質(zhì)材料;第二步(P2)，采用FA繼續(xù)研磨，接觸到柵極區(qū)域氮化硅層后停止;第三步(P3)，柵極區(qū)域的氮化硅層被徹底磨掉，多晶硅柵極完全曝露。圖2演示了在ILD0化學(xué)機(jī)械研磨過程中，溝槽區(qū)氧化硅研磨去除的全過程。

實(shí)驗(yàn)細(xì)節(jié)

應(yīng)用材料公司的Reflexion? LK研磨機(jī)臺包括一個FA研磨盤和兩個標(biāo)準(zhǔn)的旋轉(zhuǎn)式研磨漿研磨盤，使用可以控制5個獨(dú)立區(qū)域壓力的Titan ContourTM研磨頭(圖3)。FA研磨盤配有3M公司生產(chǎn)的SlurryFreeTM 固結(jié)磨料卷軸和SlurryFree P6900基底研磨墊。研磨漿研磨盤配有Dow Chemical公司生產(chǎn)的IC1010TM研磨墊和3M公司生產(chǎn)的研磨墊修復(fù)刷。P1使用Cabot公司生產(chǎn)的Semi-SperseR SS-12氧化硅研磨漿;P2使用FA研磨液;P3使用專用的研磨漿。

本文將統(tǒng)一使用一種簡化的柵極結(jié)構(gòu)(圖4)以評估不同工藝的表現(xiàn)。柵極區(qū)域結(jié)構(gòu)從上到下依次為：氧化硅/氮化硅/多晶硅/柵極氧化物/單晶硅，“溝槽”特指柵極與柵極之間的區(qū)域(結(jié)構(gòu)為：氧化硅/單晶硅)。在尺寸大于50微米的測量區(qū)，薄膜厚度的測量使用Nanometrics公司的NanoTM 9010b。而對柵極尺寸小于100納米的測量點(diǎn)，則需要通過掃描電子顯微鏡(SEM)進(jìn)行縱切面觀測。本文中，一部分樣品通過機(jī)械劈裂的方式獲得晶圓縱切面;另一部分樣品使用聚焦離子束(FIB)局部切割晶圓露出縱切面。

結(jié)果與討論

P3需要無選擇性的研磨漿

因?yàn)镻3之后的平坦度要求非常嚴(yán)格，P3的研磨傾向于使用無選擇性研磨漿。該研磨漿在氮化硅、氧化硅和多晶硅上都有可觀的磨率。首先，氮化硅的磨率必需足夠高才能保證多晶硅柵極完全曝露。如果氧化硅的研磨率顯著低于氮化硅和多晶硅，則可能導(dǎo)致溝槽區(qū)域明顯凸起，并隨著過度研磨而惡化。如果多晶硅的研磨率顯著低于氮化硅和氧化硅，那么柵極和溝槽之間的高度差會對研磨不足或過度研磨非常敏感。使用無選擇性的研磨漿將會減少由于P3研磨時間不同造成的柵極和溝槽之間的高度差變化。

P2 FA工藝可以降低P3之后溝槽氧化硅的WID厚度差異

FA工藝已被廣泛應(yīng)用于直接研磨淺溝槽隔離(STI)。FA可以選擇性的停在氮化硅表面，并展現(xiàn)出優(yōu)異的研磨平坦度和低的凹缺陷。與STI類似，ILD0的研磨也包括停在氮化硅表面的步驟。這種極低氮化硅損失和極低氧化硅凹缺陷的工藝特點(diǎn)使得FA成為ILD0研磨工藝中WIW和WID厚度控制的關(guān)鍵。在柵極密集區(qū)，由于特征尺寸很小，不論使用FA工藝還是高選擇性的研磨漿(HSS)研磨工藝，凹缺陷一般都比較低(圖5)。然而在外圍區(qū)域，特征尺寸可能達(dá)到50微米以上，HSS研磨工藝一般都會產(chǎn)生明顯的凹缺陷(>200?)，而FA研磨工藝仍能保持低凹缺陷(<50?)。

因此，對比FA工藝和HSS工藝研磨后的溝槽氧化硅WID厚度差異，前者明顯低于后者。由于P3使用無選擇性的研磨漿，P2之后的高凹缺陷就會直接導(dǎo)致P3之后的溝槽氧化硅WID厚度差異也很高(圖5)。從晶圓縱切面的SEM照片中可以清楚的看出P3之后的WID厚度差異。

FA優(yōu)異的平坦度和凹缺陷表現(xiàn)

與HSS工藝相比，F(xiàn)A工藝能夠明顯降低溝槽氧化硅的WID厚度差異和凹缺陷，尤其在大特征尺寸區(qū)域。與此同時，F(xiàn)A過度研磨不會顯著降低WIW和WID表現(xiàn)(圖7)。圖6對比了FA和HSS工藝在不同特征尺寸下的凹缺陷表現(xiàn)。當(dāng)特征尺寸達(dá)到50微米時，凹缺陷的表現(xiàn)就會有明顯差異。FA優(yōu)異的凹缺陷表現(xiàn)使其成為RMG ILD0化學(xué)機(jī)械研磨工藝的關(guān)鍵步驟。

P2對于P3工藝的影響

圖8-11中，所有SEM照片的拍攝角度均為45度。晶圓縱切面通過FIB切割方式獲得。所有的照片使用相同的比例尺。圖8比較了P2用HSS工藝研磨后的柵極密集區(qū)和200×200微米測量點(diǎn)的溝槽氧化硅厚度。柵極密集區(qū)和大尺寸測量區(qū)的厚度明顯不同，表明存在顯著的WID差異。P3的無選擇性研磨漿工藝將很難修復(fù)P2造成的WID差異。如圖9所示，如果P2使用HSS工藝，柵極密集區(qū)和大尺寸測量區(qū)的溝槽氧化硅厚度差異在P3之后仍然會很高。

相對于HSS，F(xiàn)A研磨后的WID厚度差很小。圖10顯示溝槽氧化硅在密集區(qū)和大尺寸測量區(qū)的厚度非常接近。這種低WID差異會被進(jìn)一步保留至無選擇性的P3之后(圖11)。上述對比顯示，F(xiàn)A有能力解決線路密度和尺寸不同造成的平坦度挑戰(zhàn)，從而減少芯片設(shè)計(jì)規(guī)則中對于線路密度的限制。

用FullVision控制多晶硅厚度

持續(xù)穩(wěn)定的多晶硅厚度控制是通過FullVision實(shí)時終點(diǎn)控制系統(tǒng)來實(shí)現(xiàn)的。該系統(tǒng)的可靠性和可重復(fù)性已在實(shí)際生產(chǎn)中得到證明。圖12顯示出FullVision終點(diǎn)控制系統(tǒng)的強(qiáng)大功能。在圖12中，晶圓A和B都使用標(biāo)準(zhǔn)P3工藝研磨，并利用FullVision控制研磨終點(diǎn);晶圓C和D的P3磨率低于標(biāo)準(zhǔn)磨率10%;晶圓C通過FullVision控制研磨終點(diǎn)，而晶圓D的研磨時間與晶圓A和B的研磨時間相同。上述四片晶圓的P1和P2研磨條件完全相同。

FullVision自動調(diào)整晶圓C的研磨時間來補(bǔ)償P3磨率的下降。因此，晶圓A、B和C在P3之后的柵極多晶硅厚度差異小于5?。由于晶圓D沒有使用FullVision終點(diǎn)偵測控制系統(tǒng)，而是使用與晶圓A相同的研磨時間進(jìn)行研磨，因此晶圓D在P3之后的柵極多晶硅厚度與標(biāo)準(zhǔn)工藝條件的平均厚度相差高達(dá)25。

使用無選擇性的P3研磨漿會使工藝本身對P3磨率隨研磨墊壽命的偏移以及上游步驟工藝的變化(比如氮化硅厚度改變，P2過度研磨程度等)非常敏感。FullVision可以通過自動調(diào)節(jié)研磨時間來應(yīng)對生產(chǎn)過程中各種無法預(yù)測的偏移，從而確保穩(wěn)定的WTW表現(xiàn)。

無論是在柵極密集區(qū)還是在大尺寸測量區(qū)，圖13中的SEM縱切面圖片都展示出均一的表面形貌。

結(jié)論

良好的WID、WIW和WTW厚度控制是制造基于HKMG技術(shù)的高性能邏輯芯片的關(guān)鍵。ILD0化學(xué)機(jī)械研磨工藝?yán)肍A對不同尺寸大小和密度的芯片結(jié)構(gòu)均提供優(yōu)異的表面形貌和平坦度控制，并且通過使用FullVision實(shí)時終點(diǎn)控制系統(tǒng)進(jìn)一步確保穩(wěn)定的WTW厚度控制。