除了上一節(jié)中介紹的Tcl的腳本管理功能之外，通過ISE 10.x工具的Tcl Shell還可以執(zhí)行幾乎所有的綜合、布局布線、仿真，以及參數(shù)和設(shè)計(jì)環(huán)境設(shè)置等操作。以下介紹一些主要命令。

1．工程管理類（project）
該類命令的第1個(gè)關(guān)鍵字為“project”°

（1）project new ＜proect＿name＞：創(chuàng)建一個(gè)新的工程。

（2）project archive＜archive name＞：歸檔整理工程設(shè)置工程項(xiàng)目。

（3）project clean：清除工程中所創(chuàng)建的設(shè)計(jì)文件和中間結(jié)果。

（4）project close：關(guān)閉該工程。

（5）project get ＜property＿name＞：獲得工程中的某些信息，例如project get package表示了解工程所使用器件的封裝形式。

（6）project open＜project＿／filename＞：打開一個(gè)工程文件。

（7）project save＿as ＜project＿filename＞：保護(hù)工程文件。

（8）project set ＜property＿name＞＜property＿value＞：用來設(shè)置設(shè)計(jì)的參數(shù)和屬性值。

2．參數(shù)設(shè)置類
所有的參數(shù)名稱需要用引號來定義，需要通過set命令來調(diào)用。例如，project set“powarreducation”true。這些參數(shù)如下。

（1）“Optimization Goal”｛Speed｜Area}：優(yōu)化目標(biāo)，可選擇速度或面積優(yōu)化策略。

（2）“Perform Timing－Driven Packing and Placement”｛True｜False}：時(shí)序驅(qū)動(dòng)的布局設(shè)置。

（3）“Map Effort Level“｛ Standard Medium｜High}：映射的努力設(shè)置。

（4）“Use SmartGuide”｛True｜False}為對當(dāng)前的設(shè)計(jì)工程激活或關(guān)閉SmartGuide優(yōu)化策略。

（5）“Pack I/O Registers/Latches into IOBs”｛“For Inputs and Outputs”｜“For Inputs Only”｜
“For Outputs Only”|“Off”｝：是否將寄存器放入IOB中。

（6）“Power Reduction”｛True｜False｝：是否選擇功耗優(yōu)化。

（7）“Place＆Route Effort Level（Overall）”｛ Standt涮｜Medium｜High｝布局布線努力程度設(shè)置。

（8）“Generate Post－Place＆Route Static Timing Report＇’｛True｜False｝：是否生成布局布線后的時(shí)序報(bào)告。

（9）“Generate Post－Place ＆ Route Simulation Model”｛True False｝是否生成布局布線后的仿真模型。

（10）“Combinatorial Logic Optimization”（True｜False｝：是否需要組合邏輯優(yōu)化策略。

（11）“Global Optimization”｛True|False｝：全局優(yōu)化控制。

（12）“Retiming”｛True False｝時(shí)序再優(yōu)化策略選擇。

（13）“Register Duplication”｛True／ False｝：是否選擇寄存器復(fù)制。

3．執(zhí)行和實(shí)現(xiàn)命令（process）

這些命令的第一個(gè)關(guān)鍵字為process。

process run＜process＿goal＞［－instance＜instance＿name＞］［－force rerun｜rerun all］：例如process run“Implement Design”將完成從綜合到時(shí)序分析。

4．時(shí)序分析類命令（timing＿analysls）

該命令的第一個(gè)關(guān)鍵字為timing＿analysis。

（1） timing＿analysis disable＿constraints＜analysis＿name＞ ＜timing＿constraint＿specs＞：禁止使用約束。

（2）timing＿analysis run＜analysis＿name＞：運(yùn)行時(shí)序分析程序。

（3） timing＿analysis set constraint＜analysis＿name＞＜constraint type）（constraint＿details＞：約束設(shè)置。

（4）timing＿analysis＿show＿settings＜analysis＿name＞：觀察時(shí)序分析的參數(shù)設(shè)置。

5．文件管理（xfile）

用于刪除及添加等操作。

（1）xfile add＜file name＞［－copy］［－lib＿vhdl＜library＿name＞］： 添加HDL源文件。

（2）xfile get＜file name＞｛name｜timestamp lib＿vhdl）：獲取文件的信息。

（3 ）xfile remove＜file＿name）：從工程中移去一個(gè)源文件。



來源:ks992次