無線最終市場正在迅速向下一代移動廣播接入系統(tǒng)進展，例如WiMAX和3GPP LTE等。實現(xiàn)這些無線系統(tǒng)需要高性能數(shù)字信號處理(DSP)、較大的存儲器和I/O帶寬，并且功耗和成本要低，靈活性要好。Stratix III FPGA能夠滿足所有這些需求。

下一代寬帶無線系統(tǒng)基于高級信號處理方案，例如OFDMA和MIMO等，這需要很強的基帶信號處理能力。Stratix III FPGA提高了DSP的性能，從而滿足了這些需求。在Stratix III中增強DSP模塊功能，結(jié)合帶寬更大的存儲器和I/O后，單個 FPGA 可以替代多個數(shù)字信號處理器。Stratix III對高性能DSP的支持包括：

乘法器性能是競爭器件的兩倍，896個18×18乘法器工作速率高達550MHz

500GMAC的DSP吞吐量，信號處理能力比業(yè)界性能最好的DSP處理器高60倍

600MHz的17Mbits存儲器

每個器件含24個獨立的I/O塊

400MHz DDR3外部存儲器接口支持

此外，Altera的參考設(shè)計還針對無線技術(shù)進行了優(yōu)化，包括高級OFDMA解決方案，以及前向糾錯、濾波和快速傅立葉變換(FFT)等DSP知識產(chǎn)權(quán)(IP)。這些功能都集成到了DSP Builder中，該工具是Altera對The MathWorks Simulink開發(fā)系統(tǒng)的擴展。

Altera還提供同類最佳的嵌入式開發(fā)IP和工具，含有Nios II軟核處理器、SOPC Builder以及C2H編譯器。這些重要的工具和IP套件能夠迅速構(gòu)建高性能體系結(jié)構(gòu)和協(xié)處理器引擎，切合系統(tǒng)需求。

低功耗是無線系統(tǒng)設(shè)計的關(guān)鍵要求，特別是在微基站和遠程無線終端等應(yīng)用中，這些應(yīng)用無法進行強制氣流散熱，對功耗有很高的要求。Stratix III 65nm FPGA的高性能數(shù)字信號處理部分比前一代90nm FPGA的功耗低50%，遠遠低于數(shù)字信號處理器陣列的等效功耗。

Stratix III FPGA利用創(chuàng)新技術(shù)，同時實現(xiàn)了低功耗和高性能，這些創(chuàng)新包括可編程功耗技術(shù)、可選內(nèi)核電壓以及前沿的65nm工藝技術(shù)等。而且，Quartus II PowerPlay功耗分析和優(yōu)化工具可以自動幫助您以最小的功耗達到設(shè)計性能目標(biāo)。

通過替換多個數(shù)字信號處理器，Stratix III FPGA利用縱向封裝移植，不但降低了系統(tǒng)成本，而且還提高了系統(tǒng)的更新能力。縱向移植使單個電路板設(shè)計能夠支持不同系列型號的多個Stratix III器件。這樣，可以針對不同價格點和性能來進行設(shè)計，不需要重制電路板，對開發(fā)成本或者庫存不會有太大影響。

在不斷變化的無線基礎(chǔ)設(shè)施中，靈活性非常重要。ASIC設(shè)計具有很高的NRE成本和較長的開發(fā)周期，應(yīng)用在無線基礎(chǔ)設(shè)施中風(fēng)險很大。而采用Stratix III FPGA，在產(chǎn)品生命周期早期階段，可以靈活地進行處理。然后，在產(chǎn)品成熟和量產(chǎn)階段，可以選擇無風(fēng)險移植為高性能HardCopy結(jié)構(gòu)化ASIC來降低成本和功耗。