基于FPGA的IDE硬盤(pán)數(shù)據(jù)AES加解密研究與實(shí)現(xiàn)
時(shí)間：2018-07-25 12:20:04
關(guān)鍵字：
FPGA
ide
加解密
硬盤(pán)數(shù)據(jù)
手機(jī)看文章
掃描二維碼
隨時(shí)隨地手機(jī)看文章
摘要：提出了基于FPGA對(duì)IDE硬盤(pán)數(shù)據(jù)進(jìn)行AES加解密的方法。對(duì)算法進(jìn)行了改進(jìn)和優(yōu)化，以降低加解密過(guò)程對(duì)IDE硬盤(pán)數(shù)據(jù)傳輸速度的影響。
關(guān)鍵詞：FPGA AES IDE
基于FPGA的IDE硬盤(pán)數(shù)據(jù)AES加解密研究與實(shí)現(xiàn).pdf
下載文檔
