為什么大多數工程師喜歡用50歐姆作為PCB的傳輸線阻抗（有時候這個值甚至就是PCB板的缺省值） ，為什么不是60或者是70歐姆呢？對于寬度確定的走線，3個主要的因素會影響PCB走線的 阻抗。首先，是PCB走線近區(qū)場的EMI（電磁干擾）和這個走線距參考平面的高度是成一定的比例關系的，高度越低意味著輻射越小。其次，串擾會隨走線高度 有顯著的變化，把高度減少一半，串擾會減少到近四分之一。最后，高度越低阻抗越小，不易受電容性負載影響。所有的三個因素都會讓設計者把走線盡量靠近參考平面。阻止你把走線高度降到零的原因是，大多數芯片驅動不了阻抗小于50歐姆的傳輸線。（這個規(guī)則的特例是可以驅動27歐姆的Rambus，以及National的的BTL系列，它可以驅動17歐姆）并不是所有的情況都是用50歐姆最好。例如，8080處理器的很老的NMOS結構，工作在100KHz，沒有EMI，串擾和電容性負載的問題，它也不能驅動50歐姆。對于這個處理器來說，高的阻抗意味著低功耗，你要盡可能的用細的，高的這樣有高阻抗的線。純機械的角度也要考慮到。例如，從密度上講，多層板層間距離很小，70歐姆阻抗所需要的線寬工藝很難做到。這種情況，你應該用50歐姆，它的線寬更加寬，更易于制造。同軸電纜的阻抗又是怎么樣的呢？在RF領域，和PCB中考慮的問題不一樣，但是RF工業(yè)中同軸電纜也有類似的阻抗范圍。根據IEC的出版物 （1967年），75歐姆是一個常見的同軸電纜阻抗標準，因為你可以和一些常見的天線配置相匹配。它也定義了一種基于固態(tài)聚乙烯的50歐姆電纜，因為對于 直徑固定的外部屏蔽層和介電常數固定為2.2（固態(tài)聚乙烯的介電常數）的時候，50歐姆阻抗趨膚效應損耗最小。你可以從基本的物理學來證明50歐姆是最好的，電纜的趨膚效應損耗L（以分貝做單位）和總的趨膚效應電阻R（單位長度）除以特性阻抗Z0成正比?？偟内吥w效應電阻R是屏蔽層和中間導體電阻之和。屏蔽層的趨膚效應電阻在高頻時，和它的直徑d2成反比。同軸電纜內部導體的趨膚效應電阻在高頻時，和他的直 徑d1成反比?？偣驳拇撾娮鑂，因此和(1/d2 +1/d1)成正比。綜合這些因素，給定d2和相應的隔離材料的介電常數ER，你可以用以下公式來減少趨膚效應損耗。在任何關于電磁場和微波的基礎書中，你都可以找到Z0是d2，d1和ER的函數把公式2帶入公式1中，分子分母同時乘以d2,整理得到公式3分離出常數項( /60)*(1/d2),有效的項((1+d2 /d1 )/ln(d2 /d1 ))確定最小點。仔細查看公式三公式的最小值點僅由d2 /d1控制，和ER以及固定值d2無關。以d2 /d1為參數，為L做圖，顯示d2 /d1=3.5911時，取得最小值。假定固態(tài)聚乙烯的介電常數為2.25，d2 /d1=3.5911得出特性阻抗為51.1歐姆。很久之前，無線電工程師為了方便使用，把這個值近似為50歐姆作為同軸電纜最優(yōu)值。這證明了在50歐姆 附近，L是最小的。但這并不影響你使用其他阻抗。例如，你做一個75歐姆的電纜，有著同樣的屏蔽層直徑和絕緣體，趨膚效應損耗會增加12%。不同的絕緣 體，用最優(yōu)d2 /d1比例產生的最優(yōu)阻抗會略有不同。