摘 要： 介紹一種自主研發(fā)的高速計算機屏幕信息記錄系統(tǒng)。該系統(tǒng)支持VGA/DVI輸入，支持SVGA、XGA、SXGA、UXGA等多種計算機屏幕分辨率圖像的連續(xù)壓縮和存儲。實驗表明，本系統(tǒng)的單幀圖像壓縮性能接近JPEG2000標準，PSNR值優(yōu)于JPEG標準。
關鍵詞： FPGA；ARM;計算機屏幕；圖像壓縮；小波變換

　隨著計算機應用越來越廣泛，越來越多的重要信息需要由計算機屏幕顯示，因此對計算機屏幕記錄的需求越來越迫切。同時， 伴隨著顯示器的高速發(fā)展，計算機屏幕分辨率日益增大，需要記錄的圖像分辨率也逐漸增大，因此，對能夠記錄計算機屏幕信息的設備需要日益增長。目前的圖像壓縮存儲方案大都無法支持高分辨率圖像，如ADI公司推出的圖像壓縮芯片ADV212[1]，該芯片支持的最大分辨率為1 024×1 024，無法滿足SXGA(1 280×1 024)或更高的圖像分辨率。另外，在一些DSP解決方案中，因為DSP接口不靈活以及DSP本身處理能力的限制，很難支持高分辨圖像壓縮。
本設計開發(fā)出了一套基于雙FPGA+ARM架構的高速計算機屏幕圖像壓縮系統(tǒng)。系統(tǒng)通過對圖像壓縮系統(tǒng)任務的劃分，利用FPGA的并行計算能力和靈活的編程方式，完成圖像壓縮算法。對于壓縮后的碼流，系統(tǒng)采用ARM管理，基于linux的嵌入式ARM系統(tǒng)能夠以文件的形式存儲碼流，另外，ARM對網絡和音頻常用設備能方便地管理。系統(tǒng)支持主流接口（VGA，DVI），壓縮后的碼流可以存儲在本地硬盤，也可以通過網絡發(fā)送到遠端服務器。雙FPGA的設計對計算機屏幕圖像壓縮更為方便，原始圖像經過前端預處理FPGA進行幀間檢測，以決定該幀圖像進入主FPGA的壓縮模式，主FPGA為核心壓縮引擎，負責完成高速圖像壓縮算法。
1 系統(tǒng)架構與實現(xiàn)
系統(tǒng)整體架構如圖1所示，采用雙FPGA+ARM架構，主要包括圖像前端預處理、圖像壓縮模塊和碼流管理部分。