1 前 言

I2C（Inter-Integrated Circuit）總線是由PHILIPS公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。是微電子通信控制領(lǐng)域廣泛采用的一種總線標(biāo)準(zhǔn)。它是同步通信的一種特殊形式，具有接口線少，控制方式簡(jiǎn)單，器件封裝形式小，通信速率較高等優(yōu)點(diǎn)。AT91SAM7X256是Atmel公司于2005年推出的基于ARM7的工業(yè)級(jí)芯片，他以體積小、功耗低、連接方式廣泛、處理資源豐富、控制靈活等特點(diǎn)受到嵌入式領(lǐng)域開發(fā)人員的重視。本文介紹AT91SAM7X256的I2C控制器TWI接口（two-wired interface）的使用方法，并以I2C設(shè)備E2PROM和日歷時(shí)鐘芯片為例，實(shí)現(xiàn)AT91SAM7X256對(duì)時(shí)間數(shù)據(jù)的讀取與存儲(chǔ)。同時(shí)，為了驗(yàn)證時(shí)間數(shù)據(jù)的讀取與存儲(chǔ)是否正確，使用AT91SAM7X256的在線仿真器J-LINK將E2PROM中的數(shù)據(jù)讀至內(nèi)存進(jìn)行檢查。

ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。技術(shù)具有性能高、成本低和能耗省的特點(diǎn)。適用于多種領(lǐng)域，比如嵌入控制、消費(fèi)/教育類多媒體、DSP和移動(dòng)式應(yīng)用等。ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。技術(shù)具有性能高、成本低和能耗省的特點(diǎn)。適用于多種領(lǐng)域，比如嵌入控制、消費(fèi)/教育類多媒體、DSP和移動(dòng)式應(yīng)用等。

2 硬件設(shè)計(jì)

2.1 硬件模塊結(jié)構(gòu)

電路的硬件模塊結(jié)構(gòu)如圖1所示。

AT91SAM7X256的TWI接口由一根時(shí)鐘線TWCK和一根數(shù)據(jù)線TWD組成，產(chǎn)生的信號(hào)時(shí)序符合I2C總線規(guī)范；PCF8563是Philips公司推出的一款內(nèi)含I2C總線接口功能的工業(yè)級(jí)時(shí)鐘芯片；AT24C08是Atmel公司推出的符合I2C規(guī)約的兩線串口E2PROM.AT91SAM7X256的TWCK和TWD分別與芯片PCF8563和AT24C08的SCL與SDA相連，CPU通過TWI接口將時(shí)間數(shù)據(jù)讀出并存儲(chǔ)。為了保證CPU不沖突的訪問PCF8563和AT24C08,本文將AT24C08的A2管腳接高電平。由于I2C總線空閑時(shí)為高電平，所以為實(shí)現(xiàn)"線與"功能，總線上連接的設(shè)備均是集電極開路的，因此總線需外接上拉電阻R.AT91SAM7X256的TWI有主從2種工作模式，本文中AT91SAM7X256作為控制方，應(yīng)工作于主模式。

2.2 AT91SAM7X256的TWI接口

AT91SAM7X256的TWD和TWCK管腳與設(shè)備的I/O管腳復(fù)用，同時(shí)AT91SAM7X256采用單獨(dú)控制功能單元的省電方案，電源管理單元PMC控制各功能單元的時(shí)鐘是否工作，所以要使用TWI接口，需要首先配置TWD和TWCK為外設(shè)連線和開路狀態(tài)，其次配置PMC使TWI時(shí)鐘處于工作狀態(tài)。

TWI接口可提供高達(dá)400 kb/s的傳輸速率，為使得數(shù)據(jù)的傳輸速率面向不同應(yīng)用，可以通過配置時(shí)鐘脈沖發(fā)生器的控制寄存器TWI_CWEG調(diào)整TWCK的信號(hào)頻率。

TWI接口產(chǎn)生的信號(hào)時(shí)序符合I2C總線規(guī)范，當(dāng)讀/寫1個(gè)字節(jié)數(shù)據(jù)時(shí)，主設(shè)備需提供從設(shè)備的設(shè)備地址、內(nèi)部地址、讀寫控制以及起始標(biāo)志和停止標(biāo)志。在數(shù)據(jù)的收發(fā)過程中，主要使用控制寄存器TWI_CR、主模式寄存器TWI_MMR、內(nèi)部地址寄存器TWI_IADR、狀態(tài)寄存器TWI_SR、傳輸保持寄存器TWI_THR和接收保持寄存器TWI_RHR.從設(shè)備地址在TWI_MMR中設(shè)置，從設(shè)備的內(nèi)部地址在TWI_IADR中設(shè)置；在TWI_CR中設(shè)置是否發(fā)送起始信號(hào)和停止信號(hào)；NAK（無應(yīng)答）、OVER（運(yùn)行錯(cuò)誤）、TXRDY（發(fā)送準(zhǔn)備好）、RXRDY（接收準(zhǔn)備好）、TX-COMP（傳輸完成）等狀態(tài)位通過查詢WI_SR得到。

寫數(shù)據(jù)的過程包括：當(dāng)TWI_THR寫入數(shù)據(jù)后，CPU產(chǎn)生起始信號(hào)啟動(dòng)傳輸，TWI_THR中的數(shù)據(jù)經(jīng)過并串轉(zhuǎn)換后由TWD傳輸出去，當(dāng)CPU收到從設(shè)備的應(yīng)答信號(hào)后，TWI_SR的TXRDY將自動(dòng)置"1",說明數(shù)據(jù)已寫入從設(shè)備。讀數(shù)據(jù)的過程包括：CPU發(fā)出起始信號(hào)后，若TWI_SR的RXRDY位為"1",則說明TWI_RHR中有數(shù)據(jù)等待接收，當(dāng)TWI_RHR中的數(shù)據(jù)被讀出后，則RXRDY自動(dòng)置為"0".當(dāng)讀/寫數(shù)據(jù)完畢后，CPU將產(chǎn)生一個(gè)停止信號(hào)結(jié)束傳輸，TWI_SR的TXCOMP將自動(dòng)置"1".

2.3 PCF8563日歷時(shí)鐘芯片的使用方法

按I2C協(xié)議規(guī)約，PCF8563具有惟一的設(shè)備地址0A2H.本文重點(diǎn)研究PCF8563時(shí)、分、秒數(shù)據(jù)的讀取方法，在此用到的內(nèi)部寄存器包括控制/狀態(tài)寄存器1（地址為00H）、秒寄存器（地址為02H）、分寄存器（地址為03H）、小時(shí)寄存器（地址為04H）。由于寄存器中以BCD格式存儲(chǔ)時(shí)、分、秒數(shù)據(jù)，所以各時(shí)間時(shí)間寄存器的高位無效。

為使PCF8563工作于普通模式，需要將控制/狀態(tài)寄存器1置為00H,同時(shí)為了存儲(chǔ)正確的時(shí)間數(shù)據(jù)，需要將讀到的數(shù)據(jù)中無效的高位進(jìn)行屏蔽。若需要校對(duì)時(shí)間，只需對(duì)時(shí)、分、秒寄存器進(jìn)行寫操作即可。

2.4 AT24C08的使用方法

AT24C08是容量為8192 b（1024 B）的E2PROM.AT24C08內(nèi)部分為4頁，每一頁有256字節(jié)單元，所以若要訪問某個(gè)單元?jiǎng)t需要10位進(jìn)行尋址，其中最高兩位是頁地址，低8位是頁內(nèi)地址。設(shè)備地址的定義如圖2所示，其中P1P0對(duì)應(yīng)頁地址，管腳A2可為AT24C08設(shè)定兩組設(shè)備地址。當(dāng)A2為低電平時(shí)，4頁的設(shè)備地址分別為0A0H,0A2H,0A4H,0A6H;當(dāng)A2為高電平時(shí)；反之為0A8H,0AAH,0ACH,0AEH.因此，為了避免AT24C08與PCF8563的設(shè)備地址沖突，需將A2連接高電平。

AT24C08的寫操作支持"字節(jié)寫"和"頁面寫"兩種方式。"字節(jié)寫"方式中每寫一個(gè)字節(jié)均需主設(shè)備提供起始信號(hào)、設(shè)備地址、內(nèi)部地址以及停止信號(hào)；"頁面寫"方式即連續(xù)寫數(shù)據(jù)，需主設(shè)備提供起始標(biāo)志、設(shè)備地址以及內(nèi)部地址，數(shù)據(jù)全部寫完后再發(fā)送停止標(biāo)志。

AT24C08的讀操作支持"當(dāng)前地址讀"、"隨機(jī)讀"和"順序讀"3種方式。"當(dāng)前地址讀"表示從當(dāng)前內(nèi)部地址單元讀出1個(gè)字節(jié)，所以主設(shè)備僅需提供起始信號(hào)、設(shè)備地址和停止信號(hào)；"隨機(jī)讀"表示從任意內(nèi)部地址單元讀出1個(gè)字節(jié)，所以主設(shè)備需要先提供1次起始信號(hào)、設(shè)備地址、寫操作、設(shè)備內(nèi)部地址和停止信號(hào)，設(shè)定設(shè)備的內(nèi)部地址，之后再按"當(dāng)前地址讀"方式讀數(shù)據(jù)即可；"順序讀"表示從當(dāng)前地址開始連續(xù)讀多個(gè)字節(jié)，所以主設(shè)備需提供起始信號(hào)、設(shè)備地址、讀操作，數(shù)據(jù)全部讀完后再發(fā)送停止信號(hào)。

為了快速讀寫數(shù)據(jù)，本文采用頁面寫的方式將數(shù)據(jù)寫入AT24C08;采用"隨機(jī)讀"和"順序讀"相結(jié)合的方式讀取AT24C08數(shù)據(jù)。

3 軟件設(shè)計(jì)

3.1 TWI初始化程序的設(shè)計(jì)

根據(jù)TWI的功能特點(diǎn)，TWI初始化的初始化包括以下4步：

（1）配置PIO控制器使復(fù)用管腳驅(qū)動(dòng)TWI信號(hào)；

（2）配置PMC使TWI時(shí)鐘處于工作狀態(tài)；

（3）配置TWI為主工作模式。本文CPU為主設(shè)備，日歷和存儲(chǔ)芯片為從設(shè)備；

（4）設(shè)置數(shù)據(jù)傳輸速率，配置TWI時(shí)鐘波形發(fā)生器寄存器。

3.2 PCF8563驅(qū)動(dòng)程序的設(shè)計(jì)

為了控制PCF8563的工作方式，需要對(duì)其寫入控制字；為了得到PCF8563輸出的時(shí)間信息，需要對(duì)其進(jìn)行讀操作，讀/寫數(shù)據(jù)的流程如圖3所示。

本文設(shè)計(jì)編寫如下讀函數(shù)和寫函數(shù)：

其中，pTwi是結(jié)構(gòu)體指針，指向的結(jié)構(gòu)體中存放TWI的寄存器，通過pTwi即可訪問各TWI寄存器；address表示設(shè)備地址；im_address表示設(shè)備內(nèi)部地址；data代表讀寫數(shù)據(jù)的變量指針。

因此，若使PCF8563工作于普通模式，并讀"時(shí)"數(shù)據(jù)，可用以下代碼實(shí)現(xiàn)：

3.3 AT24C08驅(qū)動(dòng)程序的設(shè)計(jì)

由于AT24C08由4個(gè)具有不同設(shè)備地址的頁組成，且采用連續(xù)讀寫數(shù)據(jù)的操作方式，所以AT24C08的讀寫與PCF8563讀寫有以下幾點(diǎn)區(qū)別。

（1）先設(shè)置TWI_CR的起始標(biāo)志，之后通過TWI_RHR和TWI_THR讀/寫TWI接口的數(shù)據(jù)；發(fā)送最后一個(gè)數(shù)據(jù)之前，再設(shè)置TWI_CR的停止標(biāo)志。

（2）對(duì)于多字節(jié)數(shù)據(jù)的讀寫，全部數(shù)據(jù)若沒有傳輸完畢，便不發(fā)送停止信號(hào)，所以需通過判斷TWI_SR寄存器中的TXRDY和RXRDY決定是否讀TWI_RHR和寫TWI_THR,而將是否出現(xiàn)停止信號(hào)作為是否停止發(fā)送和接收的判斷依據(jù)。

（3）由于數(shù)據(jù)量和起始單元均是隨機(jī)的，所以有可能出現(xiàn)一頁寫不下的情況，因此針對(duì)給定的數(shù)據(jù)量和起始單元參數(shù)需要計(jì)算出共需幾頁，以便在進(jìn)行頁面切換時(shí)更換設(shè)備地址。

本文設(shè)計(jì)編寫了如下讀函數(shù)和寫函數(shù)。

3.4 軟件的調(diào)試與運(yùn)行

本文采用IAR開發(fā)環(huán)境和J-LINK仿真器進(jìn)行軟件的在線調(diào)試和加載運(yùn)行。調(diào)用函數(shù)完成以下程序設(shè)計(jì)：首先從PCF8563連續(xù)讀出若干數(shù)據(jù)并寫入AT24C08;其次，將AT24C08中的數(shù)據(jù)讀至數(shù)組變量中。在程序中的讀完AT24C08數(shù)據(jù)后設(shè)置斷點(diǎn)，觀測(cè)數(shù)組中存放的數(shù)據(jù)，從而驗(yàn)證驅(qū)動(dòng)程序的正確性。

4 結(jié) 語

本文介紹了PCF8563和AT24C08的使用方法，通過分析基于ARM核的AT91SAM7X256的TWI接口控制方法，設(shè)計(jì)PCF8563和AT24C08的驅(qū)動(dòng)程序，實(shí)現(xiàn)時(shí)鐘數(shù)據(jù)的讀取和存儲(chǔ)。

本文設(shè)計(jì)的驅(qū)動(dòng)模塊已成功地用于智能煤礦分站實(shí)驗(yàn)系統(tǒng)中，完成了