S3C2416帶有CP15協(xié)處理器，里面集成了16KB的I/D-Cache和MMU。MMU負(fù)責(zé)虛擬地址到物理地址的映射，并提供硬件機(jī)制的內(nèi)存訪問(wèn)權(quán)限檢查。筆者此處就MMU的使用作一個(gè)簡(jiǎn)單的介紹。

ARM CPU使用表格存儲(chǔ)虛擬地址對(duì)應(yīng)的物理地址，這類表格稱為頁(yè)表，頁(yè)表由一個(gè)個(gè)條目組成，每個(gè)條目存儲(chǔ)了一段虛擬地址對(duì)應(yīng)的物理地址及其訪問(wèn)權(quán)限，或者下一級(jí)頁(yè)表的地址。

當(dāng)ARM要訪問(wèn)存儲(chǔ)器時(shí)，根據(jù)MMU設(shè)定的一級(jí)頁(yè)表基址(16KB對(duì)齊)以及虛擬地址一級(jí)頁(yè)表索引[31:20]，產(chǎn)生一個(gè)第一級(jí)描述符地址。MMU先查找TLB(轉(zhuǎn)譯查找緩存)中的虛擬地址表，如果是取指，則用指令TLB，否則用數(shù)據(jù)TLB。TLB的作用就是緩存之前遍歷使用過(guò)的頁(yè)表?xiàng)l目，避免每一次地址轉(zhuǎn)換都去主存頁(yè)表查找對(duì)應(yīng)的條目，不然性能無(wú)法忍受。如果TLB中有第一級(jí)描述符地址的入口，則可直接得到該虛擬地址對(duì)應(yīng)的一級(jí)頁(yè)表描述符。描述符包括了訪問(wèn)權(quán)限、域、高速緩存、轉(zhuǎn)換基址(二級(jí)頁(yè)表基地)等信息。如果TLB沒(méi)有第一級(jí)描述符地址的入口，則轉(zhuǎn)換表遍歷，硬件從主存儲(chǔ)器轉(zhuǎn)換表中獲取對(duì)應(yīng)的條目，并放入到TLB中。

S3C2416最多會(huì)使用到兩級(jí)頁(yè)表。以段(1MB)的方式進(jìn)行轉(zhuǎn)換時(shí)只用一級(jí)頁(yè)表，以頁(yè)方式進(jìn)行轉(zhuǎn)換時(shí)用到兩級(jí)頁(yè)表。頁(yè)的大小有3種，分大頁(yè)(64KB)、小頁(yè)(4KB)、微頁(yè)(1KB)。

當(dāng)從TLB得到的一級(jí)頁(yè)表描述符為段描述符時(shí)，從描述符中可以直接得到這段的段轉(zhuǎn)換基址(1MB對(duì)齊)，域和權(quán)限訪問(wèn)，高速緩存的信息。根據(jù)段轉(zhuǎn)換基址以及虛擬地址[19:0]可以得到對(duì)應(yīng)要訪問(wèn)的物理地址。

圖1-1 訪問(wèn)段描述符

當(dāng)從TLB得到的一級(jí)頁(yè)表描述符為粗頁(yè)描述符時(shí)，從描述符中直接得到粗頁(yè)表的基址(1KB對(duì)齊)，域訪問(wèn)信息。粗頁(yè)表每個(gè)條目表示4KB的物理地址空間。根據(jù)粗頁(yè)表基址以及虛擬地址粗頁(yè)表索引[19:12]可以得到第二級(jí)描述符地址，從而得到第二級(jí)頁(yè)表描述符。第二級(jí)頁(yè)表描述符可以直接得到大頁(yè)、小頁(yè)或微頁(yè)中三者之一的頁(yè)基址，訪問(wèn)權(quán)限，高速緩存控制信息。根據(jù)頁(yè)基址以及虛擬地址[11:0]得到對(duì)應(yīng)要訪問(wèn)的物理地址。

圖1-2 訪問(wèn)粗頁(yè)第二級(jí)描述符

當(dāng)從TLB得到的一級(jí)頁(yè)表描述符為細(xì)頁(yè)描述符時(shí)，從描述符中直接得到細(xì)頁(yè)表的基址(4KB對(duì)齊)，域訪問(wèn)信息。細(xì)頁(yè)表每個(gè)條目表示1KB的物理地址空間。根據(jù)細(xì)頁(yè)表基址以及虛擬地址細(xì)頁(yè)表索引[19:10]可以得到第二級(jí)描述符地址，從而得到第二級(jí)頁(yè)表描述符。第二級(jí)頁(yè)表描述符可以直接得到大頁(yè)、小頁(yè)或微頁(yè)中三者之一的頁(yè)基址，訪問(wèn)權(quán)限，高速緩存控制信息。根據(jù)頁(yè)基址以及虛擬地址[9:0]得到對(duì)應(yīng)要訪問(wèn)的物理地址。

圖1-3 訪問(wèn)細(xì)頁(yè)第二級(jí)描述符

一般而言，存儲(chǔ)器對(duì)于cpu來(lái)說(shuō)都是慢速設(shè)備。如果每次取指或讀寫數(shù)據(jù)都去訪問(wèn)主存儲(chǔ)器，則cpu必須等待主存儲(chǔ)器讀取完成才能進(jìn)一步往下處理，性能無(wú)法忍受。筆者測(cè)試相同代碼開(kāi)了Cache與不開(kāi)Cache，性能有天壤之別。Cache就是在主存與cpu通用寄存器間設(shè)置的一個(gè)高速，但容量較小的存儲(chǔ)器。它能夠緩存部分之前執(zhí)行的代碼(或讀取的數(shù)據(jù))以及目前正在執(zhí)行的這段代碼(或讀取的數(shù)據(jù))。開(kāi)啟了Cache后，當(dāng)cpu需要取指(或讀取數(shù)據(jù))，如果Cache中有緩存，則直接從Cache中獲取返回，否則訪問(wèn)主存儲(chǔ)器。由于程序訪問(wèn)的局部性，Cache具有很高的命中率，對(duì)提高程序的運(yùn)行性能有很大的作用。

在嵌入式設(shè)計(jì)中，一般為了提高性能，是需要開(kāi)啟MMU的，對(duì)開(kāi)D-Cache，是必須在MMU開(kāi)啟后才能使用。S3C2416從IROM SD/MMC啟動(dòng)時(shí)，ARM 0x0偏移處異常向量表位置是內(nèi)部固化代碼地址。如果不對(duì)0x0處地址進(jìn)行內(nèi)存映射，則無(wú)法使用中斷。我們采用段方式進(jìn)行映射，每個(gè)條目對(duì)應(yīng)1MB的物理地址空間，32位地址空間共需4096條條目，即需16KB的頁(yè)表內(nèi)存空間。我們實(shí)現(xiàn)的MMU模塊頭文件MMU.h內(nèi)容如下：

#ifndef__MMU_H__

#define__MMU_H__

#ifdef__cplusplus

extern"C" {

#endif

// ICache使能控制位

#define R1_I (1<<12)

// DCache使能控制位

#define R1_C (1<<2)

// 地址對(duì)齊檢查使能控制位

#define R1_A (1<<1)

// MMU使能控制位

#defineR1_M (1<<0)

// 段標(biāo)識(shí)符，以段(1MB)方式進(jìn)行映射

#define DESC_SEC ((1<<1)"(1<<4))

// cache_on, write_back cache會(huì)出現(xiàn)命中的情況

#define CB (3<<2)

// cache_on, write_through

#define CNB (2<<2)

// cache_off,WR_BUF on cache不會(huì)出現(xiàn)命中的情況

#define NCB (1<<2)

// cache_off,WR_BUF off

#define NCNB (0<<2)

//supervisor=RW, user=RW

#define AP_RW (3<<10)

//supervisor=RW, user=RO

#define AP_RO (2<<10)

//supervisor=RW, user=No access

#define AP_NO (1<<10)

// 任何訪問(wèn)都將導(dǎo)致"Domain fault"

#defineDOMAIN_FAULT (0x0)

// 使用描述符中的設(shè)置進(jìn)行權(quán)限檢查

#defineDOMAIN_CHK (0x1)

// 不進(jìn)行權(quán)限檢查，允許任何訪問(wèn)

#define DOMAIN_NOTCHK (0x3)

// 在域0檢查權(quán)限

#define DOMAIN0 (0x0<<5)

// 在域1檢查權(quán)限

#define DOMAIN1 (0x1<<5)

// 域0屬性為用描述符權(quán)限進(jìn)行權(quán)限檢查

#defineDOMAIN0_ATTR (DOMAIN_CHK<<0)

// 域1屬性為不可訪問(wèn)

#defineDOMAIN1_ATTR (DOMAIN_FAULT<<2)

// 段描述符域0可讀寫，開(kāi)cache 寫緩存

#define RW_CB (AP_RW|DOMAIN0|CB|DESC_SEC)

#defineRW_CNB (AP_RW|DOMAIN0|CNB|DESC_SEC)

#defineRW_NCB (AP_RW|DOMAIN0|NCB|DESC_SEC)

#defineRW_NCNB (AP_RW|DOMAIN0|NCNB|DESC_SEC)

// 段描述符域1不可訪問(wèn)

#defineRW_FAULT (AP_RW|DOMAIN1|NCNB|DESC_SEC)

void MMU_EnableICache(void);// 使能ICache

voidMMU_DisableICache(void); // 禁止ICache

voidMMU_EnableDCache(void); // 使能DCache

voidMMU_DisableDCache(void); // 禁止DCache

voidMMU_EnableAlignFault(void); // 使能對(duì)齊檢查

voidMMU_EnableMMU(void); // 使能MMU

voidMMU_DisableMMU(void); // 禁止MMU

voidMMU_SetTTBase(int Base); // Set TTBase

voidMMU_SetDomain(int Domain); // Set Domain

voidMMU_InvalidateICache(void); // 無(wú)效ICache

voidMMU_InvalidateDCache(void); // 無(wú)效DCache

voidMMU_InvalidateTLB(void); // 無(wú)效TLB

voidMMU_SetProcessId(unsigned int pid); // Process ID

voidMMU_Init(void); // MMU頁(yè)表初始化

unsigned int*MMU_GetTableBase(void); // 獲取MMU頁(yè)表內(nèi)存地址

voidMMU_SetMTT(unsigned int vaddrStart,unsigned int vaddrEnd,

unsigned int paddrStart,unsignedint attr);

#ifdef__cplusplus

}

#endif

#endif /*__MMU_H__*/

我們?cè)贛MU模塊MMU.c中實(shí)現(xiàn)對(duì)段映射的MMU頁(yè)表的設(shè)置初始化，對(duì)于寄存器空間，一般是1:1映射且段屬性不能開(kāi)Cache和寫緩存，因?yàn)榧拇嫫鞯闹悼赡茈S時(shí)都發(fā)生變化，每次讀寫均應(yīng)從寄存器處讀寫。MMU映射除了異常向量表由0x0地址映射到用戶異常向量表地址處外，其它空間均1:1映射，對(duì)于內(nèi)存空間，開(kāi)Cache和寫緩存。模塊代碼實(shí)現(xiàn)如下：

#include "MMU.h"

// MMU頁(yè)表在編譯器初始化代碼之前調(diào)用,分配一個(gè)16k對(duì)齊16k大小MMU內(nèi)存段,

// 這里讓編譯器分配這個(gè)全局內(nèi)存塊，一定不能讓編譯器初始化這部分內(nèi)存

// 用__attribute__限制為未初始化段，不要讓編譯器初始化

__align(0x4000) static unsigned char MMU_PageTable[0x4000]

__attribute__((section("MMU_Mem"),zero_init));

unsigned int*MMU_GetTableBase(void)

{

return (unsigned int *)MMU_PageTable;

}

voidMMU_Init(void)

{

// 引入用戶代碼運(yùn)行基址，0x0處向量表重映射到用戶代碼向量表位置處

extern unsigned int __CodeAddr__;

MMU_DisableDCache(); // 禁用DCache

MMU_DisableICache(); // 禁用ICache

MMU_InvalidateDCache(); // 使16K DCache無(wú)效

MMU_InvalidateICache(); // 使16K ICache無(wú)效

MMU_EnableICache(); // 加快執(zhí)行MMU_Init

MMU_DisableMMU(); // 禁用MMU

MMU_InvalidateTLB(); // 使無(wú)效轉(zhuǎn)換表

//MMU_SetMTT(int vaddrStart,int vaddrEnd,intpaddrStart,int attr)

// 0處異常向量表映射到__CodeAddr__處，代碼搬移時(shí)己復(fù)制用戶向量表

// 0地址中斷向量表重新映射到代碼運(yùn)行RAM基址，其余默認(rèn)1:1映射

// 寄存器空間不能開(kāi)啟cache，寫緩存，寄存器應(yīng)為volatile變量

//steppingstone(Nand Boot)

MMU_SetMTT(0x00000000, 0x00000000,__CodeAddr__, RW_CB);

//SROM Bank0 Reserve

MMU_SetMTT(0x00100000, 0x07f00000,0x00100000, RW_NCNB);

//SROM Bank1 Reserve

MMU_SetMTT(0x08000000, 0x0ff00000,0x08000000, RW_NCNB);

//SROM Bank2 Reserve

MMU_SetMTT(0x10000000, 0x17f00000,0x10000000, RW_NCNB);

//SROM Bank3 Reserve

MMU_SetMTT(0x18