為搞清IO結(jié)構(gòu)，首先看看上拉和下拉電阻的作用。

一、上拉電阻

上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在高電平！電阻同時(shí)起限流作用！下拉同理！

上拉電阻是用來(lái)解決總線(xiàn)驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流。

1、在用TTL電路驅(qū)動(dòng)CMOS電路時(shí)，若TTL的高電平低于CMOS要求的高電平的門(mén)限值（1，TTL電平： 輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平 是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是 0.4V。 2，CMOS電平： 1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。），此時(shí)需用上拉電阻來(lái)提升輸出高電平的電壓值 。

2、OC門(mén)必須外加上拉電阻，才能使用。（OC門(mén):三極管的叫集電極開(kāi)路，場(chǎng)效應(yīng)管的叫漏極開(kāi)路，簡(jiǎn)稱(chēng)開(kāi)漏輸出。具備"線(xiàn)與"能力,有0得0。 ）

3、為加大輸出管腳的驅(qū)動(dòng)能力，單片機(jī)的引腳常接入上拉電阻，（AVR單片機(jī)可配置是否接上拉，51單片機(jī)P1 P2 P3均帶上拉，P0口不帶，所以用P0口做按鍵，液晶等應(yīng)用時(shí)要自己加上上拉電阻，否則無(wú)法使用切記）

4、CMOS芯片上為防止靜電破壞，不用的管腳不能懸空，需要接上拉電阻降低輸入阻抗，提供泄荷通路。

5、提高總線(xiàn)的搞電磁干擾能力，懸空就容易就電磁干擾。

二、上拉電阻阻值的選擇

1、為節(jié)約功耗或使灌電流足夠大，阻值要大，電流小。

2、為確保足夠的驅(qū)動(dòng)電流，阻值要小，電流大。

3、對(duì)于高速電路，過(guò)大的上拉電阻可能導(dǎo)致邊沿變得平緩。

基于以上三點(diǎn)，一般選取上拉阻值為1K-10K。

三、上拉阻值的計(jì)算

OC門(mén)輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來(lái)提供，設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門(mén)限為0.8V(低于此值為低電平)；2V(高電平門(mén)限值)。
選上拉電阻時(shí)：
500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來(lái)了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。
當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA
200uA x15K=3V即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門(mén)的可參考74HC系列
設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話(huà)概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級(jí)聯(lián)的輸入口，高于低電平門(mén)限值就不可靠了）
在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。

四、51型單片機(jī)IO口

AVR的IO是真正雙向IO結(jié)構(gòu)，由于大部分網(wǎng)友都是從標(biāo)準(zhǔn)51轉(zhuǎn)過(guò)來(lái)的，受標(biāo)準(zhǔn)51的準(zhǔn)雙向IO和布爾操作概念影響，沒(méi)能掌握AVR的IO操作，所以有必要撰文說(shuō)明一下

其實(shí)采用真正雙向IO結(jié)構(gòu)的新型MCU很多，常用的有 增強(qiáng)型51，PIC,AVR等，

先簡(jiǎn)單的回顧一下標(biāo)準(zhǔn)51的準(zhǔn)雙向IO結(jié)構(gòu)

這種準(zhǔn)雙向IO結(jié)構(gòu)的特點(diǎn)是

1 輸出結(jié)構(gòu)類(lèi)似 OC門(mén)，輸出低電平時(shí)，內(nèi)部NMOS導(dǎo)通，驅(qū)動(dòng)能力較強(qiáng)(800uA)；輸出高電平靠?jī)?nèi)部上拉電阻，驅(qū)動(dòng)能力弱(60uA)。

2永遠(yuǎn)有內(nèi)部電阻上拉(P0口除外)，高電平輸出電流能力很弱，所以即使IO口長(zhǎng)時(shí)間短路到地也不會(huì)損壞IO口
(同理，IO口低電平輸出能力較強(qiáng),作低電平輸出時(shí)不能長(zhǎng)時(shí)間短路到VCC)

3作輸出時(shí)，輸出低電平可以推動(dòng)LED(也是很弱的)，輸出高電平通常需要外接緩沖電路(所以L(fǎng)ED多為共陽(yáng)接法)

五、AVR單片機(jī)IO口（千呼萬(wàn)喚始出來(lái)）

端口引腳配置
DDxn PORTxn PUD (in SFIOR) I/O 上拉電阻 說(shuō)明
0 0 X 輸入 No 高阻態(tài) (Hi-Z)
0 1 0 輸入Yes 被外部電路拉低時(shí)將輸出電流
0 1 1 輸入 No 高阻態(tài)(Hi-Z)
1 0 X 輸出 No 輸出低電平 ( 漏電流)
1 1 X 輸出 No 輸出高電平 ( 源電流)

//////////////////////////////////////////

輸入狀態(tài)：
一、上拉輸入狀態(tài)：
1、在IO口線(xiàn)懸空時(shí)讀入PINxn的值為1，狀態(tài)穩(wěn)定
2、在IO口線(xiàn)外接輸入信號(hào)時(shí)讀入PINxn的值隨外部信號(hào)高低電平變化而變化
二、高阻輸入狀態(tài)：
1、在IO口線(xiàn)懸空時(shí)讀入PINxn的值為0，且極易受到干撓，狀態(tài)很不穩(wěn)定
2、外接上拉電阻，在IO口線(xiàn)外接輸入信號(hào)時(shí)讀入PINxn的值隨外部信號(hào)高低電平變化而變化（等同于內(nèi)接上拉電阻）
輸出狀態(tài)：
在輸出狀態(tài)下，PORTxn=0則輸出為低電平，PORTxn=1則輸出為高電平
1、輸出低電平，IO口線(xiàn)懸空時(shí)讀入PINxn的值為0
2、輸出低電平，IO口線(xiàn)連接VCC或強(qiáng)上拉（指上拉阻值很小，相當(dāng)于直接連接VCC，能提供足夠的上拉電流）時(shí)讀入PINxn的值為1
3、輸出高電平，IO口線(xiàn)懸空時(shí)讀入PINxn的值為1
4、輸出高電平，IO口線(xiàn)連接GND或強(qiáng)下拉（指下拉阻值很小，相當(dāng)于直接連接GND，能吸收足夠的下拉電流）時(shí)讀入PINxn的值為0
由于無(wú)論如何配置DDRxn，我們都可以讀取PINxn值，綜上所述，我們?cè)谧x取PINxn的值時(shí)，要想獲得正確且穩(wěn)定的值，
應(yīng)該選擇在內(nèi)部上拉輸入或高阻輸入且外部上拉這兩種方式中進(jìn)行。當(dāng)然在選擇內(nèi)部上拉輸入且外部也上拉的方式也是
可以的，只是內(nèi)部和外部都加上拉（重復(fù)上拉）沒(méi)有什么意義。
還有一點(diǎn)就是我們?cè)谧x取軟件賦予的電平時(shí)，讀PINxn值之前，要插入一個(gè)NOP。
也就是說(shuō)在IO口輸出邏輯電平之后再讀入這個(gè)輸出的值中間應(yīng)插入一個(gè)NOP。
//////////////////////////////////////////////

AVR的真正雙向IO結(jié)構(gòu)就復(fù)雜多了，單是控制端口的寄存器也有4個(gè) PORTx.DDRx,PINx,SFIOR(PUD位)，不過(guò)功能也強(qiáng)勁多了

作為通用數(shù)字I/O 使用時(shí)，所有AVR I/O 端口都具有真正的讀- 修改- 寫(xiě)功能。
這意味著用SBI 或CBI 指令改變某些管腳的方向( 或者是端口電平、禁止/ 使能上拉電阻) 時(shí)不會(huì)無(wú)意地改變其他管腳的方向( 或者是端口電平、禁止/ 使能上拉電阻)。
輸出緩沖器具有對(duì)稱(chēng)的驅(qū)動(dòng)能力，可以輸出或吸收大電流，直接驅(qū)動(dòng)LED。
所有的端口引腳都具有與電壓無(wú)關(guān)的上拉電阻。
并有保護(hù)二極管與VCC 和地相連。
* (很多數(shù)字器件都有保護(hù)二極管，在低功耗應(yīng)用時(shí)要考慮保護(hù)二極管的電流倒灌的影響)

每個(gè)端口都有三個(gè)I/O 存儲(chǔ)器地址:
數(shù)據(jù)寄存器 –PORTx
數(shù)據(jù)方向寄存器–DDRx
端口輸入引腳 –PINx。
數(shù)據(jù)寄存器PORTx和數(shù)據(jù)方向寄存器DDRx為讀/ 寫(xiě)寄存器，而端口輸入引腳PINx為只讀寄存器。
但是需要特別注意的是，對(duì)PINx 寄存器某一位寫(xiě)入邏輯"1“ 將造成數(shù)據(jù)寄存器相應(yīng)位的數(shù)據(jù)發(fā)生"0“ 與“1“ 的交替變化。
當(dāng)寄存器MCUCR 的上拉禁止位PUD置位時(shí)所有端口引腳的上拉電阻都被禁止。

在( 高阻態(tài)) 三態(tài)({DDxn, PORTxn} = 0b00) 輸出高電平({DDxn, PORTxn} = 0b11) 兩種狀態(tài)之間進(jìn)行切換時(shí)，
上拉電阻使能({DDxn, PORTxn} = 0b01) 或輸出低電平({DDxn,PORTxn} = 0b10) 這兩種模式必然會(huì)有一個(gè)發(fā)生。
通常，上拉電阻使能是完全可以接受的，因?yàn)楦咦璀h(huán)境不在意是強(qiáng)高電平輸出還是上拉輸出。
如果使用情況不是這樣子，可以通過(guò)置位SFIOR 寄存器的PUD 來(lái)禁止所有端口的上拉電阻。
在上拉輸入和輸出低電平之間切換也有同樣的問(wèn)題。
用戶(hù)必須選擇高阻態(tài)({DDxn,PORTxn} = 0b00) 或輸出高電平({DDxn, PORTxn} = 0b10) 作為中間步驟。