關(guān)鍵詞：DDS，AD9854，信號發(fā)生器

 

 

高精度的頻率信號源對科研、通信系統(tǒng)、電子對抗以及各種電子測量技術(shù)十分重要。目前，國內(nèi)低頻信號合成器通常使用多個分立的鎖相環(huán)元件，電路復(fù)雜、價格昂貴、精度低、易受外界環(huán)境影響，而且信號的建立時間長而動態(tài)范圍較小。九十年代迅速發(fā)展起來的直接數(shù)字合成技術(shù)（DDS）將先進(jìn)的數(shù)字處理技術(shù)與方法引入信號合成領(lǐng)域，優(yōu)越的性能和突出的特點使其成為現(xiàn)代頻率合成技術(shù)中的佼佼者。DDS器件采用高速數(shù)字電路和高速D/A轉(zhuǎn)換技術(shù)，具備了頻率轉(zhuǎn)換時間短、頻率分辨率高、頻率穩(wěn)定度高、輸出信號頻率和相位可快速程控切換等優(yōu)點，可以實現(xiàn)對信號的全數(shù)字式調(diào)制。

1 AD9854芯片介紹

AD9854是美國ADI公司最近推出的單片DDS芯片，簡單結(jié)構(gòu)框圖如圖1所示。它的主要特點為：內(nèi)部高速、高性能的正交D/A轉(zhuǎn)換器和高速比較器實現(xiàn)數(shù)字合成的正交的I和Q路輸出。當(dāng)輸入一準(zhǔn)確的參考頻率，AD9854就產(chǎn)生一高穩(wěn)定的頻率、相位、幅度可編程的正弦和余弦信號，作為本機(jī)振蕩器用于通信、雷達(dá)等方面。AD9854的DDS核具有48bit的頻率分辨率（1mHz步進(jìn)），相位截斷17bit保證了優(yōu)良的無雜散動態(tài)比（SFDR）指標(biāo)。

 

 

 

AD9854采用了先進(jìn)的35微米CMOS技術(shù)，使它只需+3.3V的電源供應(yīng)，它的電路工藝使同步正交信號輸出的頻率最高達(dá)150MHz，平均每秒產(chǎn)生100百萬新頻率。正弦信號輸出經(jīng)過外部平滑濾波后，可以通過內(nèi)部比較器轉(zhuǎn)化成方波，用于時鐘產(chǎn)生。在高速時鐘產(chǎn)生器的應(yīng)用中，若12bit的“控制”DAC與內(nèi)部的比較器相結(jié)合，能實現(xiàn)脈寬調(diào)制和靜態(tài)周期控制。兩個12bit的數(shù)字乘法器能實現(xiàn)數(shù)字幅度調(diào)制、波形成形和正交輸出的準(zhǔn)確的幅度控制。AD9854中4～20整數(shù)倍頻器，能把外部輸入的低速時鐘轉(zhuǎn)變成內(nèi)部高速時鐘（最高300MHz）。參考時鐘可以選擇單端輸入和差分輸入。

AD9854合成的信號頻率穩(wěn)定度高，DDS是一個信號波形的合成過程，是以標(biāo)準(zhǔn)參考振蕩源的固定時鐘作取樣時鐘，對所需頻率的信號進(jìn)行相位取樣，合成信號的頻率不同，只反映了一個信號周期內(nèi)的相位取樣的數(shù)量不同。合成信號的穩(wěn)定度直接由參考源的相位噪聲決定，甚至還要低。合成信號的穩(wěn)定度高，理論上可達(dá)STCLK/242Hz，這是傳統(tǒng)方法難以實現(xiàn)的。頻率變化速度快，在AD9854中，由于無需相位反饋控制，因而頻率建立及切換快，并且與頻率分辨率、頻譜純度相互獨立。在芯片中，NCO的相位改變是線性過程，形成的信號具有良好的頻譜。此外，由于合成信號的頻率、相位、幅度均可由數(shù)字信號控制，所以可以通過預(yù)置相位累加器的初始值來精確控制合成信號的相位，非常容易實現(xiàn)靈活的高精度的數(shù)字調(diào)制，如AM、PSK、FSK、MSK等，而且容易實現(xiàn)高精度的正交調(diào)制。

2 用AD9854快速開發(fā)頻率信號發(fā)生器的實例

下面給出一種用AD9854開發(fā)高精度頻率信號發(fā)生器的簡易方法，開發(fā)者只需要熟悉MCS-51單片機(jī)編程即可。該系統(tǒng)具有開發(fā)周期短，開發(fā)成本低的特點，也可以作為探索AD9854功能的一種方法，它的電路原理圖見圖2。

系統(tǒng)主要由DDS芯片AD9854、單片機(jī)AT89C51、看門狗定時器X25045和LED顯示驅(qū)動芯片MAX7219組成。在這個系統(tǒng)中提供了8位七段LED顯示器，其中前五位為輸出頻率值，顯示范圍為00.000～99.999MHz，后三位為幅度顯示位，顯示范圍為0～999，表示幅值從零幅度到滿幅度的變化。

 

 

 

對AD9854進(jìn)行初始化控制時，首先，主復(fù)位腳（71腳）必須置高10個系統(tǒng)周期以上，主復(fù)位的作用是初始化系統(tǒng)總線，置控制寄存器以缺省值。在系統(tǒng)中，用MCS-51系列單片機(jī)對AD9854進(jìn)行控制，軟件流程圖如圖3所示。實現(xiàn)并行寫時序時序圖如圖4所示，可以使用以下語句：

        MOV p0，#10h
MOV A，#1DH
ADD A，#40H
MOV P2，A
CLR WRITE
NOP
SETB WRITE

NOP

 

 

　

 

在這個系統(tǒng)中，有5個按鍵，分別完成光標(biāo)（回車）、光標(biāo)左移、光標(biāo)右移、加1和減1的功能，變換后的值經(jīng)光標(biāo)（回車）確認(rèn)后，乞討變單片機(jī)內(nèi)RAM地址區(qū)所對應(yīng)的AD9854的頻率和幅度控制字，然后寫入到AD9854緩存內(nèi)。每一次上電時，單片機(jī)從看門狗的E2PROM中讀取上一次斷電時保存在里面的AD9854的控制參數(shù)，LED顯示器顯示與斷電前相同的頻率和幅度值，并完成對AD9854相同的初始化。

SN54LVTH16625是一個電平轉(zhuǎn)換芯片，它把單片機(jī)P0口和P2口輸出的5V電平轉(zhuǎn)換成3.3V電平，實現(xiàn)和AD9854的接口。由于AT89C51的P0口內(nèi)部沒有上拉電阻，在實際調(diào)試過程中，外接了8個4.7kΩ的上拉電阻，P0口和P2口本身都具有鎖存功能。

AD9854是一個高性能、多功能，但又使用簡單的芯片，它只需寫入少量的控制字，即可實現(xiàn)不同的功能。在編程調(diào)試的過程中，它的刷新時鐘值得重視，通過寫端口寫入AD9854的控制字暫時寄存在I/O緩沖寄存器中，需要一從低到高的時鐘信號由20腳從外部輸入，或者由內(nèi)部32bit的刷新時鐘把I/O緩沖寄存器中的控制字傳送到DDS的內(nèi)核。AD9854分為AST型和ASQ型，后者屬于耐熱型，內(nèi)部倍頻后的時鐘可達(dá)300MHz，前者只能倍頻至200MHz。在圖2所示的系統(tǒng)中，提供給AD9854的參考時鐘為20MHz，在芯片內(nèi)部進(jìn)行10倍頻，并且使用的是內(nèi)部刷新時鐘，這時，UPDATE腳（20腳）是作為輸出腳，在主復(fù)位之后，寫入的控制字還沒有送入DDS內(nèi)核時，20腳輸出10倍于系統(tǒng)周期的時鐘信號，完成初始化之后，則輸出2倍于系統(tǒng)周期的時鐘，這也是判斷控制字是否送入AD9854內(nèi)核的一個標(biāo)志，在調(diào)試中要特別注意。在本例中，屏蔽了反SINC濾波模塊，因為它的功耗高達(dá)1W，需要給芯片提供良好的散熱條件。

輸出I或Q路信號，是經(jīng)AD9854內(nèi)部12bitD/A轉(zhuǎn)換之后的模擬波形，但并非平滑的正弦波，需經(jīng)低通濾波器平滑后，即可得到預(yù)期的波形。把濾波后的I和Q通過42、43腳輸入，經(jīng)過高速比較器，即可得到方波信號，方波信號經(jīng)簡單的變換，可得到三角波、鋸齒波等。

3 結(jié)束語

本文介紹的基于AD9854的高精度頻率信號發(fā)生器的設(shè)計方法設(shè)計的信號源，已經(jīng)用于科研項目中。它體積小、重量輕，而且在此基礎(chǔ)上，通過給AD9854提供數(shù)據(jù)源，簡單地改變寫入AD9854的控制字，可以實現(xiàn)AD9854所能提供的各種調(diào)制信號。把DDS技術(shù)與FPGA器件、計算機(jī)技術(shù)結(jié)合到一起，其操作更靈活，應(yīng)用范圍更廣泛。由于市場上好幾個系列的FPGA器件都能在一定程度上具備動態(tài)重構(gòu)的能力，可以利用可視化編程工具Visual C++，實現(xiàn)并口數(shù)據(jù)位線給FPGA下載AD9854的控制程序，用FPGA器件實現(xiàn)AD9854的不同控制。實驗表明，上述方法都能夠達(dá)到AD9854給定的性能指標(biāo)。AD9854作為一個性價比較高的DDS芯片，具有極廣闊的應(yīng)用前景。