我們平常生活中的汽車電子、電子商務、個人電腦、手機制造和更新都離不開其內部芯片，10nm、7nm、5nm……隨著芯片制程節(jié)點越來越先進，研發(fā)生產(chǎn)成本持續(xù)走高，像搭樂高積木一樣的小芯片(Chiplet)正成為AMD、英特爾、臺積電、Marvell、Cadence等芯片巨頭為摩爾定律續(xù)命的共同選擇之一。

以前芯片由多個IP核心集成后統(tǒng)一封裝成單片芯片，而小芯片方法可將來自不同公司設計和封裝的小芯片組合在一起，從而構建更為高效和經(jīng)濟的芯片系統(tǒng)。

這種新型設計方法不僅能大大簡化芯片設計復雜度，還能有效降低設計和生產(chǎn)成本。

知名市場研究機構Omdia預測，小芯片將在2024年全球市場規(guī)模擴大到58億美元，較2018年的6.45億美元增長9倍。而長遠來看，2035年小芯片市場規(guī)模有望增至570億美元。

一、續(xù)命摩爾定律!小芯片時代來了

55年前，被推崇為芯片界“圣經(jīng)”的摩爾定律預言：當價格不變時，集成電路上可容納的晶體管數(shù)量每隔18-24個月會增加一倍，性能也隨之提升一倍。

當年摩爾定律的出現(xiàn)設定了極為關鍵的技術發(fā)展節(jié)奏基準，催化了科技市場欣欣向榮，為整個IT行業(yè)帶來了難以估量的經(jīng)濟價值。

使用先進節(jié)點的好處很多，晶體管密度更大、占用空間更少、性能更高、功率更低，但挑戰(zhàn)也越來越難以克服。

極小尺寸下，芯片物理瓶頸越來越難以克服。尤其在近幾年，先進節(jié)點走向10nm、7nm、5nm，問題就不再只是物理障礙了，節(jié)點越進化，微縮成本越高，能扛住經(jīng)濟負擔的設計公司越來越少。

根據(jù)公開報道，28nm節(jié)點設計成本約為5000萬美元，而到5nm節(jié)點，設計總成本已經(jīng)飆高到逾5億美元，相當于逾35億人民幣。

而守住摩爾定律，關乎利潤最大化，如果研發(fā)和生產(chǎn)成本降不下來，那么對于芯片巨頭和初創(chuàng)公司來說都將是糟糕的經(jīng)濟負擔。

幸運的是，每當摩爾定律被唱衰將走到盡頭，總會激發(fā)出科學家和工程師們創(chuàng)新構想，提出力挽狂瀾的突破性技術，將看似走向終結的摩爾定律一再推向遠方。

基于小芯片的模塊化設計，正是其中解決成本問題的一個極為關鍵的構想。

二、小芯片的三大價值：開發(fā)快、成本低、功能多

當前芯片設計模式常從不同IP供應商購買軟核IP或硬核IP，再結合自研模塊集合成一個片上系統(tǒng)(SoC)，然后以某個制造工藝節(jié)點生產(chǎn)出芯片。

而小芯片通過先進封裝技術，能將多種不同架構、不同工藝節(jié)點、甚至來自不同代工廠的專用硅塊或IP塊集成在一起，可以跳過流片，快速定制出一個能滿足多種功能需求的超級芯片產(chǎn)品。

相比單片芯片，小芯片帶來的好處是多重的。

首先，小芯片開發(fā)速度更快。

在服務器等計算系統(tǒng)中，電源和性能由CPU核心和緩存支配。通過將內存與I/O接口組合到一個單片I/O芯片上，可減少內存與I/O間的瓶頸延遲，進而幫助提高性能。

其次，小芯片的研發(fā)成本更低。

因為小芯片是由不同的芯片模塊組合而成，設計者可在特定設計部分選用最先進的技術，在其他部分選用更成熟、廉價的技術，從而節(jié)省整體成本。

例如，AMD第二代EPYC服務器處理器Ryzen采用小芯片設計，將更先進的臺積電7nm工藝制造的CPU模塊與更成熟的格羅方德12/14nm工藝制造的I/O模塊組合，7nm可滿足高算力的需求，12/14nm則降低了制造成本。

這帶來的好處是，7nm制程部分的芯片面積大幅縮減，而采用更成熟制程的I/O模塊有助于整體良率的提升，進一步降低晶圓代工成本。綜合來看，CPU核心越多，小芯片組合的成本優(yōu)勢越明顯。

最后，小芯片能靈活滿足不同功能需求。

一方面，小芯片方案具備良好的可擴展性。例如構建了一個基本die后，可能只用一個die可應用于筆記本電腦，兩個可應用于臺式機，四個可應用于服務器。

另一方面，小芯片可以充當異構處理器，將GPU、安全引擎、AI加速器、物聯(lián)網(wǎng)控制器等不同處理元素按任意數(shù)量組合在一起，為各類應用需求提供更豐富的加速選擇。

隨著小芯片的優(yōu)勢逐漸顯露，它正被微處理器、SoC、GPU和可編程邏輯設備(PLD)等更先進和高度集成的半導體設備采用。

根據(jù)研究機構Omida統(tǒng)計，微處理器是小芯片最大的細分市場，支持小芯片的微處理器市場份額預計從2018年的4.52億美元增長到2024年的24億美元。

同時，計算領域將成為小芯片的主要應用市場，今年有望占據(jù)小芯片總收入的96%。

三、六年跋涉，從各自為營到走向標準化

芯片巨頭們對風向的變化尤為警覺，沒有誰想從神壇上跌落。在守著最先進設計和制造技術的同時，他們必須為自己提前探好新的可行之徑。

也正因為如此，英特爾、AMD等芯片領軍企業(yè)不僅成為最早的小芯片采用者和倡導者，也是推動小芯片標準化工作的核心貢獻者。

早在2014年，華為海思與臺積電曾合作秀出一款采用臺積電CoWoS技術的網(wǎng)絡芯片，將16nm 32核Arm Cortex-A57與28nm邏輯和I/O芯片組合在一起，在相同功耗下速度較28nm HPM提升40%。

2016年，Marvell和Kandou Bus宣布一項協(xié)議，Marvell采用了Kandou Glasswing IP作為芯片到芯片的接口，將多個芯片相連接。

美國國防部高級研究計劃局(DAPRA)則在2017年8月啟動“通用異構集成及IP復用策略(CHIPS)”項目，這是DAPRA總投資15億美元的“電子復興計劃(ERI)”中的一部分，意在促成一個兼容、模塊化、可重復利用的小芯片生態(tài)系統(tǒng)。

這些小芯片能將各種類型的第三方芯片像堆積木一樣快速混搭成一個系統(tǒng)，實現(xiàn)數(shù)據(jù)存儲、信號處理、數(shù)據(jù)處理等豐富的功能，還能將電路板整體尺寸縮小到常規(guī)芯片大小，從而提高能效。

理想狀態(tài)下，借助小芯片方法，芯片設計公司只需專注于自己擅長的IP，而不必擔心其余IP，既有助于提升核心創(chuàng)新能力，又經(jīng)由多種IP設計分攤了研發(fā)成本。

DAPRA向英特爾、美康、Cadence、思諾思科技等芯片企業(yè)以及一些大型軍工企業(yè)、高?？蒲袌F隊伸出橄欖枝，邀請他們作為項目的主承包方。

作為CHIPS項目的核心成員之一，英特爾推出高級接口總線(AIB)，作為chiplet架構的免版稅die-to-die接口標準。

例如，英特爾的Stratix 10、Agilex FPGA均使用相同的AIB接口來集成多種不同的小芯片。在CHIPS項目的支持下，許多不同企業(yè)及高校正在用AIB打造小芯片系統(tǒng)。

英特爾也是開放計算項目開放特定域架構 (OCP ODSA)基金會的成員，該基金會正在促進標準和技術的發(fā)展，以幫助實現(xiàn)高級封裝策略。

英特爾將其服務器處理器、FPGA、PC芯片等作為小芯片技術的商業(yè)試煉場，AMD亦將小芯片用在了服務器和客戶端CPU中。

2017年，AMD在其Zen 2架構中用小芯片來開發(fā)Epyc服務器處理器Naples，隨后又在次年推出的企業(yè)級EPYC處理器Rome中支持8個小芯片，最多支持64個核心。

具體打造小芯片系統(tǒng)的過程，可就不像搭樂高積木那么簡單了。

如何選擇不同小芯片的設計方案、怎樣實現(xiàn)小芯片間的連接等一系列權衡均會影響最終的處理速度、功耗和成本。

其中，為了達到接近或媲美單片芯片的性能需求，承擔著“拼接”、“組裝”功能的先進封裝和互連技術尤為重要。

高帶寬互連技術則在小芯片之間搭建了一條條“高速公路”，而2.5D、3D先進封裝技術能大幅縮減芯片尺寸，提供更優(yōu)化的復雜芯片集成方案。

這些技術的持續(xù)演進，正為小芯片的興起提供關鍵的技術支柱。小芯片并非完美的，如今在小芯片探索的道路上，流量擁堵、散熱、電源管理、測試等問題均是系統(tǒng)架構設計仍待克服的主要挑戰(zhàn)。