你知道電路設(shè)計(jì)中，晶振為什么不能放置在PCB邊緣?某塑料外殼產(chǎn)品，帶一根I/O 電纜，在進(jìn)行 EMC 標(biāo)準(zhǔn)規(guī)定的輻射發(fā)射測(cè)試時(shí)發(fā)現(xiàn)輻射超標(biāo)，具體頻點(diǎn)是 160 MHz。需要分析其輻射超標(biāo)的原因，并給出相應(yīng)對(duì)策。

原因分析：

該產(chǎn)品只有一塊 PCB，其上有一個(gè)頻率為 16MHz 的晶振。由此可見(jiàn)，160MHz 的輻射應(yīng)該與該晶振有關(guān)(注意：并不是說(shuō)輻射超標(biāo)是晶振直接輻射造成的，可能是倍頻產(chǎn)生的)。圖 1 所示的是該產(chǎn)品局部PCB 布局實(shí)圖，從圖 1 中可以明顯看到，16MHz 的晶振正好布置在PCB 的邊緣。

圖 1 該產(chǎn)品局部 PCB 布局實(shí)圖

當(dāng)一個(gè)被測(cè)產(chǎn)品置于輻射發(fā)射的測(cè)試環(huán)境中時(shí)，被測(cè)產(chǎn)品中的高速信號(hào)線或高速器件與實(shí)驗(yàn)室中參考接地板會(huì)形成一定的容性耦合(本產(chǎn)品中晶振屬于高速器件，其對(duì)應(yīng)的上升下降沿較陡，晶振在工作時(shí)，其引線部分的 dU/dt 比較大，屬于強(qiáng)干擾源，在輻射發(fā)射測(cè)試中是隱患)，即被測(cè)產(chǎn)品中的高速信號(hào)線或高速器件與實(shí)驗(yàn)室中參考接地板之間存在電場(chǎng)分布或寄生電容，這個(gè)寄生電容很小(如小于0.1pF)，但是還是會(huì)導(dǎo)致產(chǎn)品出現(xiàn)一種共模輻射，產(chǎn)生這種共模輻射的原理如圖 2 所示。在圖2 中，晶振殼體上的電壓(外殼不接大地的晶振)或晶振時(shí)鐘信號(hào)引腳上的電壓Udm 和參考接地板之間產(chǎn)生寄生回路，回路中的共模電流通過(guò)電纜產(chǎn)生共模輻射，共模輻射電流 Icm ≈C * w * Udm，其中，C 為 PCB 中信號(hào)印制線與參考接地板之間的寄生電容， 約在十分之一皮法到幾皮法之間;Cp 為參考接地板與電纜之間的寄生電容，約為 100 pF;w 為信號(hào)角頻率。共模輻射電流 Icm 會(huì)在幾微安到數(shù)十微安之間，經(jīng)分析可知，電纜上流過(guò)這個(gè)數(shù)量級(jí)的共模電流已足夠造成輻射發(fā)射測(cè)試的超標(biāo)。

圖 2 晶振與參考接地板之間的容性耦合導(dǎo)致輻射發(fā)射原理

為什么晶振布置在 PCB 邊緣時(shí)會(huì)導(dǎo)致輻射超標(biāo)，而向板內(nèi)移動(dòng)后，可以使輻射發(fā)射測(cè)試通過(guò)呢?

從以上分析已經(jīng)可以看出，晶振與參考接地板之間的耦合導(dǎo)致電纜共模輻射的實(shí)質(zhì)是晶振與參考接地板之間的寄生電容，也就是說(shuō)這個(gè)寄生電容越大，晶振與參考接地板之間的耦合就越厲害，流過(guò)電纜的共模電流也越大，電纜產(chǎn)生的共模輻射發(fā)射也越大;反之輻射發(fā)射就越小。那這個(gè)寄生電容的實(shí)質(zhì)是什么呢，實(shí)際上這個(gè)晶振與參考接地板之間的寄生電容就是由于晶振與參考接地板之間存在的電場(chǎng)分布，當(dāng)兩者之間的電壓差恒定時(shí)，兩者之間電場(chǎng)分布越多，兩者之間的電場(chǎng)強(qiáng)度就越大，兩者之間寄生電容也會(huì)越大。當(dāng)晶振布置在 PCB 的邊緣時(shí)，晶振與參考接地板之間的電場(chǎng)分布示意圖如圖 3 所示。當(dāng)晶振布置在 PCB 中間，或離 PCB 邊緣較遠(yuǎn)時(shí)，晶振與參考接地板之間的電場(chǎng)分布示意圖如圖4 所示。

圖 3 PCB 邊緣的晶振與參考接地板之間的電場(chǎng)分布示意圖

從圖 3 和圖 4 的比較可以看出，當(dāng)晶振布置在 PCB 中間，或離PCB 邊緣較遠(yuǎn)時(shí)，由于 PCB 中工作地(GND)平面的存在，使大部分的電場(chǎng)控制在晶振與工作地(GND)之間，即在 PCB 內(nèi)部，分布到參考接地板的電場(chǎng)大大減小，即晶振與參考接地板之間的寄生電容大大減小。這時(shí)也不難理解為何晶振布置在PCB 邊緣時(shí)會(huì)導(dǎo)致輻射超標(biāo)，而向板內(nèi)移動(dòng)后，輻射發(fā)射就降了。

圖 4 PCB 中間的晶振與參考接地板之間的電場(chǎng)分布示意圖

處理措施：

方案一：將晶振內(nèi)移，使其離 PCB 地平面邊緣至少有1 cm 以上的距離，并在 PCB 表層離晶振 1 cm 的范圍內(nèi)敷銅，同時(shí)把表層的銅通過(guò)過(guò)孔與 PCB 地平面相連。

方案二：不改電路板的情況下選擇放棄使用外部晶振，在軟件中屏蔽外部晶振，采用單片機(jī)內(nèi)部晶振。

本次實(shí)驗(yàn)采用方案一，經(jīng)過(guò)修改后的測(cè)試結(jié)果有明顯的改善，如下圖 5 所示，左右分別是整改前與整改后的整改前后輻射發(fā)射測(cè)試頻譜圖，可以明顯看出整改后，輻射發(fā)射有明顯的改善。

圖 5 整改前后輻射發(fā)射測(cè)試頻譜圖

思考與啟示

(1) 高 dU/dt 的印制線或器件與參考接地板之間的容性耦合，會(huì)產(chǎn)生 EMI 問(wèn)題，敏感印制線或器件布置在 PCB 邊緣會(huì)產(chǎn)生抗擾度問(wèn)題;

(2) 杜絕高 dU/dt的印制線或器件放置在PCB 的邊緣，如果設(shè)計(jì)中由于其他原因一定要布置在 PCB 邊緣，那么可以在晶振印制線邊上再布一根工作地(GND)線，并注意一定要在包地線上間隔一段距離就打過(guò)孔，把晶振部分圍起來(lái)，如下圖6 示意;

圖 6 晶振包地示意圖

其理論依據(jù)同法拉第電籠：由于金屬的靜電等勢(shì)性，可以有效屏蔽外電場(chǎng)的電磁干擾。法拉第屏罩無(wú)論被加上多高的電壓內(nèi)部也不存在電場(chǎng)。而且由于金屬的導(dǎo)電性，即使籠子通過(guò)很大的電流，內(nèi)部的物體通過(guò)的電流也微乎其微。在面對(duì)電磁波時(shí)，可以有效的阻止電磁波的進(jìn)入。

由于法拉第屏罩的靜電屏蔽原理，在汽車(chē)、飛機(jī)等交通工具中的人是不會(huì)被雷擊的。同樣，也是因?yàn)榉ɡ谄琳值脑?，有金屬外皮的同軸電纜也可以不受干擾地傳播訊號(hào)。如果電梯內(nèi)沒(méi)有中繼器的話，那么當(dāng)電梯關(guān)上的時(shí)候，里面任何電子訊號(hào)也收不到。為防止干擾，一些精密儀器需放在籠內(nèi)才可進(jìn)行運(yùn)作或量測(cè)?；蛘咭部梢栽匍_(kāi)一個(gè)洞，例如金屬機(jī)身構(gòu)造的的智能手機(jī)。

(3) 消除一種誤解：不要認(rèn)為輻射是由晶振直接造成的，事實(shí)上晶振個(gè)體較小，它直接影響的是近場(chǎng)輻射(表現(xiàn)為晶振與其他導(dǎo)體(如參考接地板)之間形成的寄生電容)，造成遠(yuǎn)場(chǎng)輻射的直接因素是電纜或產(chǎn)品中最大尺寸與輻射頻率波長(zhǎng)可以比擬的導(dǎo)體;

(4)此外，將晶振外殼接地可以在一定程度上減少這種干擾疊加到系統(tǒng)上。以上就是電路設(shè)計(jì)中，晶振不能放置在PCB邊緣的解析，希望能給大家?guī)椭?