[導(dǎo)讀]?文章導(dǎo)讀在本公眾號前面一期的文章中，本文作者首次提出一個新的概念：Si3P，用于加深對SiP含義的理解，其目的是為了使讀者更為深入，更為全面、更為系統(tǒng)化地理解SiP中包含的相關(guān)技術(shù)。在這篇文章中，作者就Si3P中的integration做詳細(xì)解讀，是為深入解讀Si3P的第一篇文...
?
文 章 導(dǎo) 讀
在本公眾號前面一期的文章中，本文作者首次提出一個新的概念：Si3P，用于加深對SiP含義的理解，其目的是為了使讀者更為深入，更為全面、更為系統(tǒng)化地理解SiP中包含的相關(guān)技術(shù)。在這篇文章中，作者就Si3P中的integration做詳細(xì)解讀，是為深入解讀Si3P的第一篇文章。
在首次提出Si3P?概念后，受到了大多數(shù)讀者的肯定，但也有人認(rèn)為是在玩文字游戲，具體情況到底如何呢？
下面，我們就對Si3P?中的integration進(jìn)行詳細(xì)解讀。從電子系統(tǒng)集成的角度看，可分為三個層次（level）的集成：1. IC層面的集成(Integration on Chip)，其中最具代表性的就是SoC。2. 封裝層面的集成(Integration in Package)，其中最具代表性的就是SiP。3. 電路板層面的集成(Integration on PCB)，其中最具代表性的就是 PCB。
電子系統(tǒng)集成的三個層次
這篇文章里，我們對三者逐一進(jìn)行解讀。
?? ?1 ??Integration on?Chip
IC 集成電路（Integrated Circuit），所謂集成電路（IC），就是在一塊極小的硅單晶片上，利用半導(dǎo)體工藝制作上許多晶體二極管、三極管及電阻、電容等元件，并連接成完成具有特定電子功能的電子電路。集成電路的發(fā)明者Jack Kilby基爾比認(rèn)為：電路所需的所有器件都可以用硅一種材料來制作。由電阻、電容、二極管和三極管組成的電路可以被集成在一塊硅晶片上，只需要一種半導(dǎo)體材料就能將所有電子器件集成起來。今天，我們稱之為同構(gòu)集成（homogeneous integration）。1958年9月12日，第一款集成電路試驗成功，包含電阻、電容、二極管和三極管組成的Phase-Shift Oscillator ，成品的尺寸為：0.12ｘ0.4英寸（3.05ｘ10.2mm）。世界第一款集成電路（1958年）直到42年后，基爾比因為發(fā)明了集成電路，獲得了2000年的諾貝爾物理學(xué)獎。集成電路發(fā)明獲得諾貝爾獎（2000年）從1958年9月12日到現(xiàn)在，集成電路已經(jīng)走過了61年的”Integration之路“，集成（Integration）至始至終是集成電路（IC）首要關(guān)注的問題。
今天，集成電路深刻地影響著我們社會的每一個角落。集成電路本身也發(fā)生了天翻地覆的變化，首先尺度從最初的毫米級(mm)進(jìn)化到微米級(um)再到今天的納米級(nm) ，縮小了100萬倍，內(nèi)部集成的晶體管數(shù)量也達(dá)到了百億級別。例如，蘋果的處理器Apple A13:?集成了8.5 billion transistor，采用7nm工藝。Apple A13處理器（2019年）
2.芯片面積的擴大為了增加硅片上的集成度，除了縮小單個晶體管的體積外，另一種方式就是增大芯片的面積，不過，長期以來，由于工藝限制和成本約束等原因，芯片面積變化一直也不大，400平方毫米（20mmX20mm）以上面積的就算是比較大的芯片了......2017年，TeslaV100曾經(jīng)以815平方毫米創(chuàng)造了芯片尺寸的記錄......然而，直到有一天（2019年8月20日），來自美國創(chuàng)企Cerebras的巨型芯片（WSE）吸引了足夠的眼球，這款芯片的尺寸達(dá)到了驚人的46225 平方毫米，每邊約22厘米（約8.5英寸），比iPad還要大。世界最大芯片（2019年）在一個12寸的晶圓上只能只做一個芯片！它的驚人參數(shù)還包括，擁有1.2 萬億個晶體管（別人還都在百億級別），并且擁有超過6臺電磁爐的功率（功耗為1.5萬瓦），可以毫不夸張地說，這款芯片一工作起來完全可以供30個人一起吃火鍋了！然而，這款產(chǎn)品我們只能把它歸類于小眾產(chǎn)品，甚至可以稱之為網(wǎng)紅產(chǎn)品，除了吸引眼球外，其實用性并不強，在實際應(yīng)用中應(yīng)該沒有多大市場。看來，芯片面積的增長也會有一個限制！
3. 向3D立體方向發(fā)展我們先看一張圖，下面是Planar FET（平面場效應(yīng)晶體管） ，F(xiàn)inFET （鰭式場效應(yīng)晶體管），Stacked nanosheet FET（堆疊納米片場效應(yīng)晶體管）結(jié)構(gòu)的比較。其中，Planar FET適合溝道長度>22nm的工藝，F(xiàn)inFET 適合22nm>溝道長度>5nm的工藝，而Stacked nanosheet FET適合溝道長度<5nm的工藝。
1平面晶體管? ? ??? 2鰭式晶體管? ? ? ??3堆疊納米片晶體管晶體管的三種微觀物理結(jié)構(gòu)從上圖我們可以看出，晶體管的內(nèi)部微觀結(jié)構(gòu)已經(jīng)向3D方向發(fā)展，不過IC上的晶體管本身還是處于一個平面層。那么，可不可以將晶體管也進(jìn)行多層堆疊呢？答案確實是有的，下面的3D NAND就是一個典型的例子。3D NAND 物理結(jié)構(gòu)現(xiàn)在堆疊64層的3D NAND已經(jīng)比較成熟，每層晶體管的厚度約為60nm，整體閃存堆棧厚度也僅僅只有大約4.5μm。需要讀者注意的是，這里的3D NAND和我們通常聽到的3D IC并不是一個概念，請不要混淆，3D IC一般是指通過芯片堆疊的放置進(jìn)行3D集成，其本質(zhì)屬于封裝或者SiP的范疇。IC 的集成向3D方向發(fā)展，主要面臨的困難是工藝難度大，并且，目前適用范圍局限在某些特定領(lǐng)域，例如目前看到的僅有3D NAND，當(dāng)然，未來可期，技術(shù)的發(fā)展往往也會超出我們的想象。
?? ?2 ??Integration on?PCB
討論完IC上的集成，我們來看看PCB上的集成（Integration on PCB）。PCB （Print Circuit Board）中文名稱為印刷電路板，又稱印刷線路板，是電子元器件電氣連接的載體。幾乎每種電子設(shè)備，小到電子手表、計算器，手機，無人機，大到計算機，通訊電子設(shè)備，軍用武器系統(tǒng)，只要有集成電路等電子元器件，為了它們之間的電氣互連，都要使用PCB印刷電路板。可以說，PCB是電子工業(yè)最重要的部件之一。PCB上的電子系統(tǒng)集成
PCB的歷史比集成電路提前了22年。自PCB印刷電路板誕生開始直至發(fā)展到今天，已經(jīng)有80多年的歷史了。1936年，奧地利人Paul Eisner博士在英國提出“印刷電路(print cricuit)”這個概念，被人們稱為“印刷電路板之父，他首先在收音機里采用了印刷電路板。自20世紀(jì)50年代起，隨著晶體管大量取代電子管的地位，印刷電路板技術(shù)才開始被廣泛采用。PCB技術(shù)發(fā)展到今天，PCB上的集成度也得到了極大的提升，PCB上的集成主要體現(xiàn)在兩個方面：1.PCB基板上集成度的提升，主要包括線條密度的增大和層數(shù)的增加；2.器件組裝密度的提高，這主要得益于器件封裝尺寸的縮小和器件引腳密度的增大。PCB基板線條的寬度和間距也可以達(dá)到了50μm級別，其層數(shù)最多的PCB甚至已經(jīng)能達(dá)到100層以上。由于封裝技術(shù)的提升，器件封裝尺寸越來越小，引腳密度越來越大，引腳排列從線陣列到面陣列，都大大地促進(jìn)了PCB集成度的提高。在PCB的層面上，集成已經(jīng)得到了充分的發(fā)展，要想再進(jìn)一步，比如繼續(xù)縮小線寬和線間距，或者再提高布線層數(shù)，已經(jīng)沒多太多的余地了。所以人們也考慮是否可以在PCB層面上進(jìn)行3D集成呢？
堆疊PCB技術(shù)
不過，堆疊PCB技術(shù)鳳毛麟角，絕大多數(shù)PCB上的集成基本上僅是在XY平面進(jìn)行。PCB并不適合進(jìn)行3D集成，其主要原因是：1.相對而言PCB尺寸比較大，3D集成局限性比較大；2.安裝在PCB上的元器件通常不支持3D堆疊安裝；3.PCB要進(jìn)行3D集成，在結(jié)構(gòu)強度上往往要借助結(jié)構(gòu)件，就使得的結(jié)構(gòu)設(shè)計變得復(fù)雜。
?? ?3 ??Integration in?Package
下面，我們重點來講在封裝內(nèi)（Integration in Package）的集成。微電子封裝?首先，和IC及PCB一樣，我們先了解一下封裝的發(fā)展歷史。
第一款微電子封裝可以追溯到1947年，比集成電路早了11年，比PCB晚了11年。1947年，貝爾實驗室的三位科學(xué)家巴丁、布賴頓和肖克萊發(fā)明了第一只晶體管，同時也開創(chuàng)了微電子封裝的歷史。最早的電子封裝是以三根引線的TO型為主，逐漸發(fā)展到了以雙列直插式引線（DIP）封裝為主流。Intel 8080采用的DIP封裝（1972年）從DIP封裝開始，由于芯片本身的復(fù)雜度提供，需要向外引出的引點數(shù)也變多，封裝開始向高密度多引腳數(shù)目發(fā)展，逐漸由雙列引腳的DIP發(fā)展到四邊引腳安裝的LCC，QFP，以及面陣列安裝的PGA及BGA等。在這個年代，電子封裝的主要功能是：尺度放大，電氣互聯(lián)，保護(hù)芯片。所有的電子封裝內(nèi)通常只包含一個IC芯片，也就沒有所謂集成（Integration）的概念了。直到有一天，MCM（Multichip Module）的橫空出世。MCM中文翻譯成多芯片模塊，顧名思義，里面集成了多個芯片。MCM的發(fā)展和混合集成電路 HIC（Hybrid Integrated Circuit）密不可分，混合集成電路通常包括厚膜混合集成電路和薄膜混合集成電路，是和本文前面提到的IC單片集成電路技術(shù)相對應(yīng)的技術(shù)。隨著混合集成電路HIC技術(shù)的迅速發(fā)展，后來逐漸發(fā)展出現(xiàn)了多芯片組件(MCM)，開始在封裝內(nèi)部實現(xiàn)集成。MCM大致出現(xiàn)在上世紀(jì)70年代（電子封裝發(fā)展了大約30年后），到上世紀(jì)90年代后，開始發(fā)展迅速。MCM大多數(shù)應(yīng)用在航空、航天、兵器、船舶等軍工領(lǐng)域，和傳統(tǒng)的電子封裝本沒有太多交集，而是作為混合集成電路發(fā)展到一定程度而出現(xiàn)的一種技術(shù)。但是MCM本身就是在封裝內(nèi)部實現(xiàn)的集成，可以看作是封裝內(nèi)集成（Integration in Package）的先驅(qū)技術(shù)。一款用于舵機控制的MCMMCM主要以二維集成為主，通常芯片在XY平面分布，此外，MCM采用的芯片規(guī)模都比較小，功能比較單一，所以，MCM還不能被稱之為獨立的系統(tǒng)，所以我們稱之為模塊。
直到 SiP（System in Package）概念出現(xiàn)后，封裝內(nèi)集成技術(shù)的春天才真正來到了。從某種程度上，我們可以說，SiP技術(shù)是封裝內(nèi)部的集成的最典型的代表。真正的SiP技術(shù)是什么時間出現(xiàn)的呢？確切的時間確實不好追溯。
在中國，筆者是作為最早參與SiP研發(fā)的工程人員。2009-2010年，我參與了一款SiP項目的研制，該產(chǎn)品主要為了服務(wù)航空航天項目中的系統(tǒng)小型化而研發(fā)，內(nèi)部集成了包括SoC, FPGA，SRAM, ?SDRAM, Flash 等多種芯片，真正成為一個系統(tǒng)。和原型PCB相比，其面積不到原始PCB面積的5%，真正實現(xiàn)了產(chǎn)品小型化，此外該產(chǎn)品性能提升、功耗降低。真正體現(xiàn)了SiP小型化、低功耗、高性能的特點。
國內(nèi)第一款SiP設(shè)計版圖（2010年）直到今天，這款產(chǎn)品依然在某些國家重點部門得到廣泛應(yīng)用。
在SiP技術(shù)出現(xiàn)后，商業(yè)公司很少明確表明他們是否采用SiP技術(shù)，所以SiP并不為大眾所知曉，只是在相關(guān)技術(shù)人員中間討論和流傳。直到2014 年 9 月，蘋果推出了萬眾期待的 Apple Watch，明確提出采用了SiP技術(shù)，SiP技術(shù)開始一下子變得炙手可熱，很多大公司紛紛表示向SiP技術(shù)進(jìn)軍。
基于SiP的概念和思路，新的概念和技術(shù)層出不窮，例如FOWLP，InFO，CoWos，HBM，HMC，Wide-IO，AiP，Chiplet，Cavity，Die stack，Heterogeneous…... 等等，請不要讓這些字眼弄花了你的眼睛，這些技術(shù)總歸都是基于不同的工藝和技術(shù)，為了實現(xiàn)在封裝內(nèi)的集成。包括OSAT，F(xiàn)oundry，系統(tǒng)廠商都開始關(guān)注SiP技術(shù)并積極展開研發(fā)和應(yīng)用。
基于芯片堆疊的3D集成技術(shù)
另一種常見的方式是將一顆倒裝焊（flip-chip）裸芯片安裝在SiP基板上，另外一顆裸芯片以鍵合的方式安裝在其上方，如下圖所示，這種3D解決方案在手機中比較常用。
下圖顯示了無源TSV和有源TSV分別對應(yīng)的2.5D和3D集成技術(shù)。基于TSV的兩種3D集成技術(shù)比較
以上的技術(shù)都是指在芯片工藝制作完成后，再進(jìn)行堆疊形成3D集成，這些手段基本都是在封裝階段進(jìn)行，我們可以稱之為封裝內(nèi)的3D集成、3D封裝或者3D SiP技術(shù)。
現(xiàn)在，我們甚至可以說，幾乎每個人都離不開SiP技術(shù)了！因為現(xiàn)在的每一款手機中都采用了SiP技術(shù)，而且SiP也開始更加廣泛地應(yīng)用到了國民生產(chǎn)和生活的各個領(lǐng)域。那為什么SiP技術(shù)在短期內(nèi)會受到如此多的關(guān)注和快速的發(fā)展呢？
筆者總結(jié)了一下，大致為以下幾點原因：1. 和IC技術(shù)及PCB技術(shù)一開始就專注與集成（Integration）不同，封裝內(nèi)的集成是封裝技術(shù)發(fā)展到一定程度（電子封裝出現(xiàn)30年后），并且結(jié)合混合集成電路技術(shù)而發(fā)展起來的，所以其發(fā)展歷史相對較短，具有更大的發(fā)展?jié)摿Α?/strong>2.在3D集成領(lǐng)域，封裝內(nèi)的集成具有天然的優(yōu)勢，芯片向上的引出點通過鍵合線連接到基板的結(jié)構(gòu)，本身就便于堆疊安裝，F(xiàn)lipChip芯片和Bond Wire可以堆疊在一起，加上Interposer以及TSV技術(shù)的發(fā)展，封裝內(nèi)進(jìn)行3D集成更是如虎添翼。3.封裝尺度適中，不像IC在微觀上已經(jīng)發(fā)展到了極限（幾十個原子排列），也不像PCB在宏觀上尺寸已經(jīng)較大，其集成往往要借助結(jié)構(gòu)件進(jìn)行加固，所以封裝內(nèi)的集成在尺度上也比較適合目前技術(shù)發(fā)展的要求。
?? ?4 ??總? ? 結(jié)
最后，我們比較一下在IC、PCB和 Package中集成的特點，并做出總結(jié)和相關(guān)預(yù)測：
?? 1?? Integration on Chip (硅片上集成)
?? 2????Integration?on PCB?(PCB上集成)
?? 3???Integration in?Package?(封裝內(nèi)集成)
從以上總結(jié)可以看出：以SiP技術(shù)為代表的封裝內(nèi)集成（Integration in Package），在現(xiàn)階段，必將成為電子系統(tǒng)集成技術(shù)中發(fā)展最快，最有潛力的技術(shù)！
最后，需要提醒讀者注意的是，集成（Integration）是SiP技術(shù)發(fā)展的核心和關(guān)鍵，但SiP技術(shù)可不僅僅局限于集成，后面我們要繼續(xù)討論Interconnection 和 intelligence，同樣是SiP技術(shù)的精華所在。請關(guān)注本公眾號后面的文章！
相關(guān)文章：
文字游戲，有時候也很有趣：
本文系作者原創(chuàng)，如有轉(zhuǎn)載，請注明出處！
文 章 導(dǎo) 讀
在本公眾號前面一期的文章中，本文作者首次提出一個新的概念：Si3P，用于加深對SiP含義的理解，其目的是為了使讀者更為深入，更為全面、更為系統(tǒng)化地理解SiP中包含的相關(guān)技術(shù)。在這篇文章中，作者就Si3P中的integration做詳細(xì)解讀，是為深入解讀Si3P的第一篇文章。
在首次提出Si3P?概念后，受到了大多數(shù)讀者的肯定，但也有人認(rèn)為是在玩文字游戲，具體情況到底如何呢？
下面，我們就對Si3P?中的integration進(jìn)行詳細(xì)解讀。從電子系統(tǒng)集成的角度看，可分為三個層次（level）的集成：1. IC層面的集成(Integration on Chip)，其中最具代表性的就是SoC。2. 封裝層面的集成(Integration in Package)，其中最具代表性的就是SiP。3. 電路板層面的集成(Integration on PCB)，其中最具代表性的就是 PCB。
電子系統(tǒng)集成的三個層次這篇文章里，我們對三者逐一進(jìn)行解讀。
?? ?1 ??Integration on?Chip
IC 集成電路（Integrated Circuit），所謂集成電路（IC），就是在一塊極小的硅單晶片上，利用半導(dǎo)體工藝制作上許多晶體二極管、三極管及電阻、電容等元件，并連接成完成具有特定電子功能的電子電路。集成電路的發(fā)明者Jack Kilby基爾比認(rèn)為：電路所需的所有器件都可以用硅一種材料來制作。由電阻、電容、二極管和三極管組成的電路可以被集成在一塊硅晶片上，只需要一種半導(dǎo)體材料就能將所有電子器件集成起來。今天，我們稱之為同構(gòu)集成（homogeneous integration）。1958年9月12日，第一款集成電路試驗成功，包含電阻、電容、二極管和三極管組成的Phase-Shift Oscillator ，成品的尺寸為：0.12ｘ0.4英寸（3.05ｘ10.2mm）。
世界第一款集成電路（1958年）直到42年后，基爾比因為發(fā)明了集成電路，獲得了2000年的諾貝爾物理學(xué)獎。集成電路發(fā)明獲得諾貝爾獎（2000年）從1958年9月12日到現(xiàn)在，集成電路已經(jīng)走過了61年的”Integration之路“，集成（Integration）至始至終是集成電路（IC）首要關(guān)注的問題。今天，集成電路深刻地影響著我們社會的每一個角落。集成電路本身也發(fā)生了天翻地覆的變化，首先尺度從最初的毫米級(mm)進(jìn)化到微米級(um)再到今天的納米級(nm) ，縮小了100萬倍，內(nèi)部集成的晶體管數(shù)量也達(dá)到了百億級別。例如，蘋果的處理器Apple A13:?集成了8.5 billion transistor，采用7nm工藝。
Apple A13處理器（2019年）- IC 上的集成主要體現(xiàn)在三個方面
2.芯片面積的擴大為了增加硅片上的集成度，除了縮小單個晶體管的體積外，另一種方式就是增大芯片的面積，不過，長期以來，由于工藝限制和成本約束等原因，芯片面積變化一直也不大，400平方毫米（20mmX20mm）以上面積的就算是比較大的芯片了......2017年，TeslaV100曾經(jīng)以815平方毫米創(chuàng)造了芯片尺寸的記錄......然而，直到有一天（2019年8月20日），來自美國創(chuàng)企Cerebras的巨型芯片（WSE）吸引了足夠的眼球，這款芯片的尺寸達(dá)到了驚人的46225 平方毫米，每邊約22厘米（約8.5英寸），比iPad還要大。
世界最大芯片（2019年）在一個12寸的晶圓上只能只做一個芯片！它的驚人參數(shù)還包括，擁有1.2 萬億個晶體管（別人還都在百億級別），并且擁有超過6臺電磁爐的功率（功耗為1.5萬瓦），可以毫不夸張地說，這款芯片一工作起來完全可以供30個人一起吃火鍋了！然而，這款產(chǎn)品我們只能把它歸類于小眾產(chǎn)品，甚至可以稱之為網(wǎng)紅產(chǎn)品，除了吸引眼球外，其實用性并不強，在實際應(yīng)用中應(yīng)該沒有多大市場。看來，芯片面積的增長也會有一個限制！3. 向3D立體方向發(fā)展我們先看一張圖，下面是Planar FET（平面場效應(yīng)晶體管） ，F(xiàn)inFET （鰭式場效應(yīng)晶體管），Stacked nanosheet FET（堆疊納米片場效應(yīng)晶體管）結(jié)構(gòu)的比較。其中，Planar FET適合溝道長度>22nm的工藝，F(xiàn)inFET 適合22nm>溝道長度>5nm的工藝，而Stacked nanosheet FET適合溝道長度<5nm的工藝。
1平面晶體管? ? ??? 2鰭式晶體管? ? ? ??3堆疊納米片晶體管晶體管的三種微觀物理結(jié)構(gòu)從上圖我們可以看出，晶體管的內(nèi)部微觀結(jié)構(gòu)已經(jīng)向3D方向發(fā)展，不過IC上的晶體管本身還是處于一個平面層。那么，可不可以將晶體管也進(jìn)行多層堆疊呢？答案確實是有的，下面的3D NAND就是一個典型的例子。
3D NAND 物理結(jié)構(gòu)現(xiàn)在堆疊64層的3D NAND已經(jīng)比較成熟，每層晶體管的厚度約為60nm，整體閃存堆棧厚度也僅僅只有大約4.5μm。需要讀者注意的是，這里的3D NAND和我們通常聽到的3D IC并不是一個概念，請不要混淆，3D IC一般是指通過芯片堆疊的放置進(jìn)行3D集成，其本質(zhì)屬于封裝或者SiP的范疇。IC 的集成向3D方向發(fā)展，主要面臨的困難是工藝難度大，并且，目前適用范圍局限在某些特定領(lǐng)域，例如目前看到的僅有3D NAND，當(dāng)然，未來可期，技術(shù)的發(fā)展往往也會超出我們的想象。?? ?2 ??Integration on?PCB
討論完IC上的集成，我們來看看PCB上的集成（Integration on PCB）。PCB （Print Circuit Board）中文名稱為印刷電路板，又稱印刷線路板，是電子元器件電氣連接的載體。幾乎每種電子設(shè)備，小到電子手表、計算器，手機，無人機，大到計算機，通訊電子設(shè)備，軍用武器系統(tǒng)，只要有集成電路等電子元器件，為了它們之間的電氣互連，都要使用PCB印刷電路板。可以說，PCB是電子工業(yè)最重要的部件之一。
PCB上的電子系統(tǒng)集成PCB的歷史比集成電路提前了22年。自PCB印刷電路板誕生開始直至發(fā)展到今天，已經(jīng)有80多年的歷史了。1936年，奧地利人Paul Eisner博士在英國提出“印刷電路(print cricuit)”這個概念，被人們稱為“印刷電路板之父，他首先在收音機里采用了印刷電路板。自20世紀(jì)50年代起，隨著晶體管大量取代電子管的地位，印刷電路板技術(shù)才開始被廣泛采用。PCB技術(shù)發(fā)展到今天，PCB上的集成度也得到了極大的提升，PCB上的集成主要體現(xiàn)在兩個方面：1.PCB基板上集成度的提升，主要包括線條密度的增大和層數(shù)的增加；2.器件組裝密度的提高，這主要得益于器件封裝尺寸的縮小和器件引腳密度的增大。PCB基板線條的寬度和間距也可以達(dá)到了50μm級別，其層數(shù)最多的PCB甚至已經(jīng)能達(dá)到100層以上。由于封裝技術(shù)的提升，器件封裝尺寸越來越小，引腳密度越來越大，引腳排列從線陣列到面陣列，都大大地促進(jìn)了PCB集成度的提高。在PCB的層面上，集成已經(jīng)得到了充分的發(fā)展，要想再進(jìn)一步，比如繼續(xù)縮小線寬和線間距，或者再提高布線層數(shù)，已經(jīng)沒多太多的余地了。所以人們也考慮是否可以在PCB層面上進(jìn)行3D集成呢？
- PCB上的3D集成
堆疊PCB技術(shù)
不過，堆疊PCB技術(shù)鳳毛麟角，絕大多數(shù)PCB上的集成基本上僅是在XY平面進(jìn)行。PCB并不適合進(jìn)行3D集成，其主要原因是：1.相對而言PCB尺寸比較大，3D集成局限性比較大；2.安裝在PCB上的元器件通常不支持3D堆疊安裝；3.PCB要進(jìn)行3D集成，在結(jié)構(gòu)強度上往往要借助結(jié)構(gòu)件，就使得的結(jié)構(gòu)設(shè)計變得復(fù)雜。
?? ?3 ??Integration in?Package
下面，我們重點來講在封裝內(nèi)（Integration in Package）的集成。
微電子封裝?首先，和IC及PCB一樣，我們先了解一下封裝的發(fā)展歷史。第一款微電子封裝可以追溯到1947年，比集成電路早了11年，比PCB晚了11年。1947年，貝爾實驗室的三位科學(xué)家巴丁、布賴頓和肖克萊發(fā)明了第一只晶體管，同時也開創(chuàng)了微電子封裝的歷史。最早的電子封裝是以三根引線的TO型為主，逐漸發(fā)展到了以雙列直插式引線（DIP）封裝為主流。
Intel 8080采用的DIP封裝（1972年）從DIP封裝開始，由于芯片本身的復(fù)雜度提供，需要向外引出的引點數(shù)也變多，封裝開始向高密度多引腳數(shù)目發(fā)展，逐漸由雙列引腳的DIP發(fā)展到四邊引腳安裝的LCC，QFP，以及面陣列安裝的PGA及BGA等。在這個年代，電子封裝的主要功能是：尺度放大，電氣互聯(lián)，保護(hù)芯片。所有的電子封裝內(nèi)通常只包含一個IC芯片，也就沒有所謂集成（Integration）的概念了。直到有一天，MCM（Multichip Module）的橫空出世。MCM中文翻譯成多芯片模塊，顧名思義，里面集成了多個芯片。MCM的發(fā)展和混合集成電路 HIC（Hybrid Integrated Circuit）密不可分，混合集成電路通常包括厚膜混合集成電路和薄膜混合集成電路，是和本文前面提到的IC單片集成電路技術(shù)相對應(yīng)的技術(shù)。隨著混合集成電路HIC技術(shù)的迅速發(fā)展，后來逐漸發(fā)展出現(xiàn)了多芯片組件(MCM)，開始在封裝內(nèi)部實現(xiàn)集成。MCM大致出現(xiàn)在上世紀(jì)70年代（電子封裝發(fā)展了大約30年后），到上世紀(jì)90年代后，開始發(fā)展迅速。MCM大多數(shù)應(yīng)用在航空、航天、兵器、船舶等軍工領(lǐng)域，和傳統(tǒng)的電子封裝本沒有太多交集，而是作為混合集成電路發(fā)展到一定程度而出現(xiàn)的一種技術(shù)。但是MCM本身就是在封裝內(nèi)部實現(xiàn)的集成，可以看作是封裝內(nèi)集成（Integration in Package）的先驅(qū)技術(shù)。一款用于舵機控制的MCMMCM主要以二維集成為主，通常芯片在XY平面分布，此外，MCM采用的芯片規(guī)模都比較小，功能比較單一，所以，MCM還不能被稱之為獨立的系統(tǒng)，所以我們稱之為模塊。直到 SiP（System in Package）概念出現(xiàn)后，封裝內(nèi)集成技術(shù)的春天才真正來到了。從某種程度上，我們可以說，SiP技術(shù)是封裝內(nèi)部的集成的最典型的代表。真正的SiP技術(shù)是什么時間出現(xiàn)的呢？確切的時間確實不好追溯。
在中國，筆者是作為最早參與SiP研發(fā)的工程人員。2009-2010年，我參與了一款SiP項目的研制，該產(chǎn)品主要為了服務(wù)航空航天項目中的系統(tǒng)小型化而研發(fā)，內(nèi)部集成了包括SoC, FPGA，SRAM, ?SDRAM, Flash 等多種芯片，真正成為一個系統(tǒng)。和原型PCB相比，其面積不到原始PCB面積的5%，真正實現(xiàn)了產(chǎn)品小型化，此外該產(chǎn)品性能提升、功耗降低。真正體現(xiàn)了SiP小型化、低功耗、高性能的特點。
國內(nèi)第一款SiP設(shè)計版圖（2010年）直到今天，這款產(chǎn)品依然在某些國家重點部門得到廣泛應(yīng)用。在SiP技術(shù)出現(xiàn)后，商業(yè)公司很少明確表明他們是否采用SiP技術(shù)，所以SiP并不為大眾所知曉，只是在相關(guān)技術(shù)人員中間討論和流傳。直到2014 年 9 月，蘋果推出了萬眾期待的 Apple Watch，明確提出采用了SiP技術(shù)，SiP技術(shù)開始一下子變得炙手可熱，很多大公司紛紛表示向SiP技術(shù)進(jìn)軍。
基于SiP的概念和思路，新的概念和技術(shù)層出不窮，例如FOWLP，InFO，CoWos，HBM，HMC，Wide-IO，AiP，Chiplet，Cavity，Die stack，Heterogeneous…... 等等，請不要讓這些字眼弄花了你的眼睛，這些技術(shù)總歸都是基于不同的工藝和技術(shù)，為了實現(xiàn)在封裝內(nèi)的集成。包括OSAT，F(xiàn)oundry，系統(tǒng)廠商都開始關(guān)注SiP技術(shù)并積極展開研發(fā)和應(yīng)用。
- 封裝內(nèi)的3D集成
- 基于芯片堆疊式的3D技術(shù)
基于芯片堆疊的3D集成技術(shù) 另一種常見的方式是將一顆倒裝焊（flip-chip）裸芯片安裝在SiP基板上，另外一顆裸芯片以鍵合的方式安裝在其上方，如下圖所示，這種3D解決方案在手機中比較常用。
- 基于無源TSV的3D技術(shù)
- 基于有源TSV的3D技術(shù)
下圖顯示了無源TSV和有源TSV分別對應(yīng)的2.5D和3D集成技術(shù)。
基于TSV的兩種3D集成技術(shù)比較以上的技術(shù)都是指在芯片工藝制作完成后，再進(jìn)行堆疊形成3D集成，這些手段基本都是在封裝階段進(jìn)行，我們可以稱之為封裝內(nèi)的3D集成、3D封裝或者3D SiP技術(shù)。
現(xiàn)在，我們甚至可以說，幾乎每個人都離不開SiP技術(shù)了！因為現(xiàn)在的每一款手機中都采用了SiP技術(shù)，而且SiP也開始更加廣泛地應(yīng)用到了國民生產(chǎn)和生活的各個領(lǐng)域。那為什么SiP技術(shù)在短期內(nèi)會受到如此多的關(guān)注和快速的發(fā)展呢？
筆者總結(jié)了一下，大致為以下幾點原因：1. 和IC技術(shù)及PCB技術(shù)一開始就專注與集成（Integration）不同，封裝內(nèi)的集成是封裝技術(shù)發(fā)展到一定程度（電子封裝出現(xiàn)30年后），并且結(jié)合混合集成電路技術(shù)而發(fā)展起來的，所以其發(fā)展歷史相對較短，具有更大的發(fā)展?jié)摿Α?/strong>2.在3D集成領(lǐng)域，封裝內(nèi)的集成具有天然的優(yōu)勢，芯片向上的引出點通過鍵合線連接到基板的結(jié)構(gòu)，本身就便于堆疊安裝，F(xiàn)lipChip芯片和Bond Wire可以堆疊在一起，加上Interposer以及TSV技術(shù)的發(fā)展，封裝內(nèi)進(jìn)行3D集成更是如虎添翼。3.封裝尺度適中，不像IC在微觀上已經(jīng)發(fā)展到了極限（幾十個原子排列），也不像PCB在宏觀上尺寸已經(jīng)較大，其集成往往要借助結(jié)構(gòu)件進(jìn)行加固，所以封裝內(nèi)的集成在尺度上也比較適合目前技術(shù)發(fā)展的要求。
?? ?4 ??總? ? 結(jié)
最后，我們比較一下在IC、PCB和 Package中集成的特點，并做出總結(jié)和相關(guān)預(yù)測：
?? 1?? Integration on Chip (硅片上集成)
- IC上晶體管的微觀尺度所以已經(jīng)接近理論極限，難以為繼；
- IC面積的增大帶來成本升高，工藝難度增大，功耗大，不可持續(xù)發(fā)展；
- IC上的3D集成技術(shù)難度大，目前僅僅限于3D NAND技術(shù)，對于其它類型器件還沒有相應(yīng)的解決方案。
?? 2????Integration?on PCB?(PCB上集成)
- PCB基板上線條密度的增大和層數(shù)的增加多年來發(fā)展緩慢，基本上到達(dá)了實用的極限，繼續(xù)縮小線寬和線間距，或者再提高布線層數(shù)，已經(jīng)沒有太多的余地；
- PCB器件組裝密度的提高依賴于器件封裝尺寸的縮小和器件引腳密度的增大；
- PCB尺寸比較大，3D集成局限性比較大，安裝在PCB上的元器件通常不支持3D堆疊安裝，PCB本身要進(jìn)行3D集成，在結(jié)構(gòu)強度上往往要借助結(jié)構(gòu)件，就使得的結(jié)構(gòu)設(shè)計變得復(fù)雜。
?? 3???Integration in?Package?(封裝內(nèi)集成)
- 封裝內(nèi)集成的歷史相對封裝本身的發(fā)展歷史較短，相對IC和PCB而言，還遠(yuǎn)遠(yuǎn)不夠充分，具有更大的發(fā)展?jié)摿Γ?/span>
- 在3D集成領(lǐng)域，封裝內(nèi)的集成具有天然的優(yōu)勢，芯片向上的引出點通過鍵合線連接到基板的結(jié)構(gòu)，本身就便于堆疊安裝，F(xiàn)lipChip芯片和Bond Wire可以堆疊在一起，加上Interposer以及TSV技術(shù)的發(fā)展，封裝內(nèi)進(jìn)行3D集成更是如虎添翼；
- 封裝尺度適中，不像IC在微觀上已經(jīng)發(fā)展到了極限（幾十個原子排列），也不像PCB在宏觀上尺寸較大，其集成往往要借助結(jié)構(gòu)件進(jìn)行加固，所以封裝內(nèi)的集成在尺度上比較適合目前電子系統(tǒng)集成技術(shù)發(fā)展的要求。
從以上總結(jié)可以看出：以SiP技術(shù)為代表的封裝內(nèi)集成（Integration in Package），在現(xiàn)階段，必將成為電子系統(tǒng)集成技術(shù)中發(fā)展最快，最有潛力的技術(shù)！
最后，需要提醒讀者注意的是，集成（Integration）是SiP技術(shù)發(fā)展的核心和關(guān)鍵，但SiP技術(shù)可不僅僅局限于集成，后面我們要繼續(xù)討論Interconnection 和 intelligence，同樣是SiP技術(shù)的精華所在。請關(guān)注本公眾號后面的文章！
相關(guān)文章：
概念深入：從SiP到Si3P
文字游戲，有時候也很有趣：
- 世界第一款集成電路：1958年（=1947 11）
- 世界第一款電子封裝：1947年（=1958-11=1936 11）
- 世界第一款PCB板：1936年（=1947-11）
本文系作者原創(chuàng)，如有轉(zhuǎn)載，請注明出處！
下載文檔
